对以TMS320C5402为核心的数字信号处理系统来说，并行引导装载模式是最适用的。TMS320C5402的并行引导装载模式是将程序代码从外界存储器所对应的DSP数据导域区中加载到片内DARAM中。TMS320C5402的并行 装载流程如图4所示。

采用并行装载模式对程序进行加载国时，要根据并行装载的格式来配置Flash的程序数据存储空间。可先在DSP对应的数据空间FFFEH和FFFFH地址内写入要存放程序的地址，然后根据并行装载的数据流，将标识控制字、各个寄存器的初始化值、装载后的起始运行地址、程序段的大小和装载地址依次写入Flash存储程序的地址中，电子最后写入编写的程序。

FM3808与TMS320C5402的并行接口设计如图5所示，由于FM3808的工作电源为5V，因而系统中使用了SN74LVTH6244和SN74LVTH2245来完成接口设计。又由于TMS320C5402数据的寻址范围最大为64k字，而在自己不编写Bootloader程序的情况下，并行引导装载模式最大只能装载32k字的程序或数据。因此，若程序数据大于32k，就需要重新设计。

TMS320C5402上电复位装载时，由于Bootloader程序已在初始化时将XF设置为高电平，因而在通过EPM3202总的逻辑后，TMS320C5402可以将FM3808 08000h-0FFFFh单元中的数据读到TMS320C5402对应于000h-3FFFh寻址区的片内DARAM中。而在系统进入并行引导装载模式后，TMS320C5402会从数据寻址为0FFFFh的单元（A15=1，选中Flash）中读取将要载入的程序存储区首地址，然后从程序存储首地址处将标识控制字、各个寄存器的初始化值、装载后的起始运行地址、程序段的大小，装载地址依次装载到片内DRAM中。

若程序较大，而系统中还要有其它数据存储器来存放数据，那么就需要让出FM3808所占用的数据空间，此时可在EPM3202逻辑控制中使用XF。并可用主处理程序的第一条语句RSBX XF来置XF引脚为低电平，同时使CE片选无效，从而让出数据空间。若程序较小，而FM3808还需做为数据存储单元，那么可设置XF为高，然后通过CPLD中的逻辑程序来控制数据的写入和读出。CPLD的内部逻辑如图6所示。

5 设计中应注意的问题

（1）该设计方案在TMS320C5402执行Bootloader程序时所能寻址的并行接口FRAM的最大空间为32k字节，如果脱机独立运行系统的程序超过了32k字节，则只能采用另外的替代方法。

（2）FM3808中的程序数据流要严格按照并行装载的数据流来编写，以确保并行装载的成功。对FM3808数据的写入和读出应通过设置SN74LVTH2245的OE和DIR来共同完成，本系统就是通过CPLD来进行逻辑控制的，实际上也可用VHDL语言来编写逻辑。

（3）在设计过程中，可以利用FM3808中的看门狗电路来对系统运行进行监控。系统必须使用FM3808的低电压检测功能，在检测到掉电后，CPU应立即把CS端的电平置“1”，以防止在上电或掉电时FM3808中的数据发生改变。

6 结语

FM3808是拥有高速读写，超低功耗和无限次写入等特性的高性能并口存储器，它内部集成了实时时钟和系统监控功能，具有很强的实用性。通过FM3808与TMS320C540组成的硬件系统，可完成证实系统的稳定性和FM3808的性能优势。FRAM以其快速写入、抗干扰、低功耗等优点，必须成为一种颇具竞争力的存储器。