首 页 用户登录 | ![]() |
|||
|
|||
按字母检索 | A | B | C | D | E | F | G | H | I | J | K | L | M | N | O | P | Q | R | S | T | U | V | W | X | Y | Z |
按声母检索 | A | B | C | D | E | F | G | H | J | K | L | M | N | O | P | Q | R | S | T | W | X | Y | Z | 数字 | 符号 |
|
![]() |
您的位置: 5VAR论文频道 → 论文中心 → 理工论文 → 电子通信 |
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
利用EPP接口协议实现高速数据通信 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
收集整理:佚名 来源:本站整理 时间:2009-01-11 00:03:13 点击数:[] ![]() |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
[本篇论文由上帝论文网为您收集整理,上帝论文网http://paper.5var.com将为您整理更多优秀的免费论文,谢谢您的支持] 关键词:单片机系统 高速数据通信 EPP 前言 单片机系统中常常需要具备与PC机通信的功能,便于将单片机中的数据传送到PC机中用于统计分析处理;有时又需要将PC机中的数据装入单片机系统中,对单片机程序进行验证和调试。目前常用的通信方式是串行通信,但传输速率太低,以9600bps计算,传输1MB至少需要10min(分钟)以上。并行通信克服了串行通信传输速率低的缺点。标准并行口SPP(Standard Parallel Port)方式实现了由PC机向外设的单向传输,但实现PC机接收外设发送的数据则非常麻烦; 一、EPP接口协议介绍 EPP协议最初是由Intel、Xircom、Zenith三家公司联合提出的,于1994年在IEEE1284标准中发布。EPP协议有两个标准:EPP1.7和EPP1.9。与传统并行口Centronics标准利用软件实现握手不同,EPP接口协议通过硬件自动握手,能达到500KB/s~2MB/s的通信速率。 1.EPP引脚定义 EPP引脚定义如表1所列。
2.EPP接口时序 EPP利用硬件自动握手实现主机与外设之间的高速双向数据传输,软件只须对相应端口寄存器进行读/写操作。 (1)EPP写操作时序如图1所示。 CPU实现向外设写数据的操作步骤如下: ①程序对EPP数据寄存器执行写操作; ②nWrite置低; ③CPU将有效数据送到数据总线上; ④nDStrb(nAStrb)变低(只要nWait为低); ⑤主机等待nWait变高,确认数据发送成功; ⑥主机等待nWait变高,确认数据发送成功; ⑦EPP写周期结束。 (2)EPP读操作时序如图2所示。 CPU实现从外设读数据的操作步骤如下: ①程序对相应EPP端口寄存器执行读操作; ②nDStrb(nAStrb)置低(如果nWait为低); ③主机等待nWait为高,确认数据发送成功; ④主机从并行口引脚读取数据; ⑤nDStrb(nAStrb)置高; ⑥EPP读操作周期结束。 3.EPP端口寄存器 EPP接口除了保留SPP的3个端口寄存器以外,还新增了5个端口寄存器,如表2所列。
EPP状态端口寄存器
WAIT:Wait状态位(1有效); INTR:中断请求状态位(1有效); USER1~USER3:用户自定义; TMOUT:保留(EPP1.7)超时标志位(EPP1.9)。 EPP控制端口寄存器。
DIR:方向位(1输入,0输出); IRQEN:中断使能位(1有效); ASTRB:地址选通位(0有效); INIT:初始化(1有效); DSTRB:数据选通位(0有效); WRITE:读/写状态位(0:写,1:读)。 读取接口状态和控制接口都只须对相应的端口寄存器进行操作。以初始化为例: 读操作初始化:outportb(port+2,0x24); //port为SPP数据端口地址 写操作初始化:outportb(port+2,0x04); //port+2为EPP控制端口地址 4.EPP1.7和EPP1.9 EPP接口最先有EPP1.7标准定义,由于硬件厂商的原因,EPP现有两个标准:EPP1.7和EPP1.9,可以在BIOS/外围设备/并行口(BIOS/Peripheral Setup/Parallel Port Mode)方式中进行设置。两者有如下不同点: (1)EPP状态端口寄存器的最低位bit0,在EPP1.9中定义为TMOUT。在EPP操作时序中,如果PC机数据(地址)选通信号变低后,且在10μs时间内,外设未能将nWait置为低,则TMOUT置为1,表示延时。 (2)EPP1.9标准中,只有当nWait为低时,才能开始一个操作周期;但在EPP1.7中,无论nWait状态如何,nAstrb(nDstrb)都会被置低,从而开始一个新的数据(地址)操作周期。 在某单片机系统中,须要将单片机系统中数据存储器的大量数据传输到PC机中进行分析处理。EPP接口(采用EPP1.7标准)硬件电路及软件流程图如图3~图5所示。 GAL译码电路方程式为/O1=/I1*/I2*/I3*I4*/I5,EPP接口选通地址为2000H。当单片机执行如下指令: MOV DPTR,#2000H MOVX @DPTR,A 就将寄存器A中的数据锁存到数据总线上,便于PC机利用EPP Tags: |
提供人:佚名 | |
【返回上一页】【打 印】【关闭窗口】 |
![]() |
5VAR论文频道 |
![]() |
5VAR论文频道 |
![]() |
关于本站 -
网站帮助 -
广告合作 -
下载声明 -
网站地图
Copyright © 2006-2033 5Var.Com. All Rights Reserved . |