首 页 用户登录 |  用户注册
|
|||
|
|||
| 按字母检索 | A | B | C | D | E | F | G | H | I | J | K | L | M | N | O | P | Q | R | S | T | U | V | W | X | Y | Z |
| 按声母检索 | A | B | C | D | E | F | G | H | J | K | L | M | N | O | P | Q | R | S | T | W | X | Y | Z | 数字 | 符号 |
|
|
 |
您的位置： 5VAR论文频道 → 论文中心 → 理工论文 → 电子通信 |
|
||||||||||||||||||||||
| 采样率为192kHz的24位AD转换器CS5361原理及应用 | ||||||||||||||||||||||
收集整理：佚名 来源：本站整理 时间：2009-01-10 22:37:21 点击数：[]  |
||||||||||||||||||||||
|
[本篇论文由上帝论文网为您收集整理，上帝论文网http://paper.5var.com将为您整理更多优秀的免费论文，谢谢您的支持] 关键词：AD转换器；CS5361；采样 １ ＣＳ５３６１的主要特性 ＣＳ５３６１是ＣＲＹＳＴＡＬ公司推出的１１４ｄＢ、１９２ｋＨｚ数据输出率的２４位Δ－Σ结构音频ＡＤ转换器，其主要特性如下： ●采用多位Δ－Σ结构； ●具有２４位转换精度； ●１１４ ｄＢ动态范围； ●总谐波失真＋噪声优于－１０５ ｄＢ； ●系统采样率高达１９２ｋＨｚ； ●功耗小于１５０ｍＷ ●内部带有高通滤波电路或直流失调电压标定电路； ●内带线性相移数字抗混滤波器； ●支持５Ｖ到２．５Ｖ逻辑电平； ●采用差动输入结构； ●具有溢出检测功能； ●采用２４脚ＳＯＩＣ或ＴＳＳＯＰ封装形式。 ＣＳ５３６１是供数字音频系统使用的完整的模数转换器，可完成采样、模数转换、抗混滤波等功能，并最终产生以串行模式输出的、对应于左右两个输入通道信号的２４位采样数据，而且其最高数据输出率可高达１９２ｋＨｚ。 ＣＳ５３６１芯片采用具有优良噪声抑制能力的差动输入结构，并采用５阶多位Δ－Σ调制器，同时带有数字滤波器和抽样器，从而避免了需要外部抗混滤波器的麻烦。 ＣＳ５３６１采用２４脚ＳＯＩＣ或ＴＳＳＯＰ封装，引脚排列图如图１所示。芯片内部结构图如图２所示。各引脚的功能如下： ＲＳＴ：低功耗模式选择端，低电平有效； Ｍ／ Ｓ：主、从模式选择引脚，该脚为低电平时，芯片为从工作模式； ＬＲＣＫ：该端可用于决定当前串行数据属于左通道还是右通道； ＳＣＬＫ：串行移位时钟端口； ＭＣＬＫ：调制器和数字滤波器的时钟源； ＶＤ：芯片数字电源； ＧＮＤ：地参考，必须与模拟地相连； ＶＬ：数字输入输出部分电源； ＳＤＯＵＴ：串行数据信号输出端； ＭＤＩＶ：时钟分频端，该脚为高电平时，主时钟被２分频； ＨＰＦ：高通滤波器允许端，该脚为低电平时，高通滤波器工作； Ｉ２Ｓ／ＬＪ：数据输出格式选择端，该脚为高电平时，输出格式为Ｉ２Ｓ，否则为左对齐输出格式； Ｍ０、Ｍ１：操作模式选择端； ＯＶＦＬ：左右通道溢出指示脚； ＡＩＮＬ＋，ＡＩＮＬ－，ＡＩＮＲ＋，ＡＩＮＲ－：分别为左右通道模拟信号的＋、－输入端； ＶＡ：＋５Ｖ模拟电源输入端； ＶＱ：内部静态参考电压，使用时应连接滤波器； ＲＥＦＧＮＤ：内部采样电路参考地； ＦＩＬＴ＋：内部采样电路参考电压。 ＣＳ５３６１转换器工作时，应根据工作的具体需要确定工作模式、操作模式、输出格式、高通滤波模式等工作参数，下面分别介绍这些参数的意义及设置方式。 ３．１ 操作模式及采样率范围选择 ＣＳ５３６１转换器的Ｍ１、Ｍ０引脚状态可用于决定芯片的操作模式，通过设置适当的操作模式，可使ＣＳ５３６１的输出采样率（ＦＳ）在２ｋＨｚ到１９２ｋＨｚ之间进行选择。每种操作模式对应的采样率范围如表１所列。
对于每种操作模式，芯片的性能可能略有差异，例如，工作在单速模式时，ＣＳ５３６１的数字滤波器的通带为０～０．４７ＦＳ，阻带大于０．５８ＦＳ，阻带衰减优于９５ｄＢ，滤波器群延时为１２／ＦＳ（Ｓ）；工作在倍速模式时，ＣＳ５３６１的数字滤波器的通带为０～０．４５ＦＳ，阻带大于０．６８ＦＳ，阻带衰减优于９２ｄＢ，滤波器群延时为９／ＦＳ（Ｓ）；工作在四速模式时，ＣＳ５３６１的数字滤波器的通带为０～０．２４ＦＳ，阻带大于０．７８ＦＳ，阻带衰减优于９７ｄＢ，滤波器群延时为５／ＦＳ（Ｓ），因此，应根据实际需要适当选择ＣＳ５３６１的操作模式。 ３．２ 系统时钟ＭＣＬＫ和ＭＤＩＶ状态 当ＣＳ５３６１的操作模式确定后，系统时钟和ＭＤＩＶ的状态将决定具体的输出采样率（ＦＳ）、左右通道时钟ＬＲＣＫ和串行移数时钟频率（ＳＣＬＫ）。 对于单速模式，其采样率范围为２～４８ｋＨｚ，因此，当ＭＤＩＶ为０时， ＭＣＬＫ的范围应为５１２ｋＨｚ～１２２８８ｋＨｚ；而当ＭＤＩＶ为１时， ＭＣＬＫ的范围应为１０２４ｋＨｚ～２４５７６ｋＨｚ； 对于倍速模式，采样率范围为４８～９６ｋＨｚ，故在ＭＤＩＶ为０时， ＭＣＬＫ的范围应为６１４４ｋＨｚ～１２２８８ｋＨｚ；为１时ＭＣＬＫ的范围应为１２２８８ｋＨｚ～２４５７６ｋＨｚ； 对于四速模式，由于其采样率范围为９６～１９２ｋＨｚ因此，当ＭＤＩＶ为０时，ＭＣＬＫ的范围应为６１４４ ｋＨｚ～１２２８８ｋＨｚ；而当ＭＤＩＶ为１时， ＭＣＬＫ的范围则应为１２２８８ｋＨｚ～２４５７６ｋＨｚ。 ３．３ 主从模式设置 通过设置芯片的第２脚为高电平可使ＣＳ５３６１进入主模式，反之进入从模式。主从模式的区别在于进入主模式时，ＬＲＣＫ、 Tags： |
||||||||||||||||||||||
| 提供人：佚名 | |
| 【返回上一页】【打 印】【关闭窗口】 | |
 中查找“采样率为192kHz的24位AD转换器CS5361原理及应用”更多相关内容
|
5VAR论文频道 |
 中查找“采样率为192kHz的24位AD转换器CS5361原理及应用”更多相关内容
|
5VAR论文频道 |
 文章-网友评论：（评论内容只代表网友观点，与本站立场无关！） |
| 关于本站 -
网站帮助 -
广告合作 -
下载声明 -
网站地图
Copyright © 2006-2033 5Var.Com. All Rights Reserved . |
小
大
