ＦＬＡＳＨ的低１５根地址线Ａ０～Ａ１４直接接到ＤＳＰ上，而高３根地址线Ａ１５～Ａ１７则由ＦＰＧＡ控制。在ＤＳＰ向Ｉ／Ｏ空间的特定地址写数时，ＦＰＧＡ内部的逻辑电路就会将Ｄ０～Ｄ２（也就是所写数据的低３位）锁存到Ａ１５～Ａ１７上。这样就实现了软件控制ＦＬＡＳＨ数据映射关系的功能。再把所有的数据进行合理的划分和排列，烧入ＦＬＡＳＨ中，就可实现全部程序的自加载。

由于采用独特的硬件接口方式，很方便地实现了自适应变速率的功能，大大提高了声码器的灵活性和适用范围。ＴＭＳ３２０ＶＣ５４１６拥有很大的片内ＲＡＭ，本文提出的使用ＦＰＧＡ辅助完成大数据量程序上电自加载的方法对于ＴＭＳ３２０ＶＣ５４１６的其它应用场合也同样适用。

使用以上方法实现的自适应变速率ＳＥＬＰ声码器在ＴＭＳ３２０ＶＣ５４１６上占用的硬件资源情况如表２所示。

表2 硬件资源占用情况

总运算量＝ＭＡＸ（４３．０，５２．４，３５．４）＝５２．４ＭＩＰＳ

总存储量＝１１．４＋１１．６＋５．４＋２５．０＋２７．４＝８０．８ＫＷｏｒｄ

该声码器已在实际通信系统中获得应用并表现出了很好的性能。