[本篇论文由上帝论文网为您收集整理，上帝论文网http://paper.5var.com将为您整理更多优秀的免费论文，谢谢您的支持]
摘要：介绍了一种适用于主被动复合制导实时信号处理的多处理器并行处理系统。论述了实际系统中信号处理器的软硬件结构和实现，针对主被动复合制导信息处理算法的特点和要求，充分利用了TMS320C6202芯片的软硬件资源，如DMA、中断、多通道串口、扩展总线等。经过外场试验表明，该处理机能朗好地完成主被动复合制导的处理任务，实现预定目标。

    关键词：DSP TMS320C6202 主被动 雷达 信号处理

在现代战争中，随着战场环境的日益复杂化，单一制导方式已经不能很好地满足在复杂战场环境下具有良好的战术性能的要求。单纯采用主动或单纯采用被动制导都存在一定的总是，已经不适应现实的需求。主动跟踪适用范围广、信息量大，但一旦受到复杂电子系统的干扰，其工作性能将受到影响，甚至完全失去工作能力；而被动制导的角通道精度较高，但缺乏距离分量。因此采用主被动复合制导可以弥补单一制导技术的缺陷，发挥各自的优点，通过信息的综合利用使整个系统在性能上取得互补，从而提高系统总的性能指标。

在主被动复合制导中，背景复杂、目标较我，为了有效地从复杂背景中检测和跟踪目标，必须采用罗复杂的算法；为了满足复杂算法的实时性要求，需要选用一款高速的DSP芯片进行系统设计。目前TI公司的高速定点DSP芯片中，速度最快的是TMS320C64X系列，但TMS320C64X系列现在只有商业级芯片，不能满足制导信号处理的环境，因此选用TMS320C6202，它最高能工作在250MHz的主频下，峰值处理速度可以达到2000MIPS。

1 处理机功能及结构

处理机功能如下：

根据上位机提供的目标距离、角度预定信息，对指定区域进行搜索。

能从多目标环境中分选识别多个目标。

能对目标的角度、距离进行跟踪并具有抗干扰功能。

处理机的总体结构如图1所示。

整个信号处理器由两块信号处理板和一块电源板组成，分别完成主动通道的信号处理及主被动的数据融合、被动通道的信号处理主整个系统的电源转换和产生。两块信号处理板之间通过同步串口通讯。另外，主动信号处理板产生的时钟和定时信号通过软线提供给被动信号处理板。

2 系统的硬件和软件设计

2.1 信息处理系统原理框图

信号处理机原理框图如图2所示。主要工作通道有两个：主动通道和被动通道。主动通道完成波门内的目标检测，被动通道则在全程上完成干扰检测。然后对主、被动通道检测到的信息进行融合，再对目标进行跟踪。

2.2 信息处理系统硬件组成

2.2.1 主动信号处理板

主动信号处理板主要完成雷达回波信号的数据采集、目标的搜索跟踪、主被动的数据融合以及各种定时信号的产生。主动信号处理板的结构如图3所示。

主动信号处理板采用两片TMS320C6202，在图中标准为DSP0和DSP1。两片DSP的周边除了最小系统所必需的时钟、复位电路、调试JTAG口外，还外挂了SBSRAM以提高系统的存储容易，另外还有用来固化系统运行程序的引导FLASH。DSP1主要完成数据要集预处理任务，所以它的扩展总线上连接了六片同步FIFO，用来存储A/D采样后的雷达回波数据；DSP0则主要完成数据融合和控制的任务，故其EMIF总线上连接了低速A/D、低速D/A、异步串口，用来接收和输出天线角度信息及控制信号。两片DSP之间则通过64KB的高速双口RAM和McBSP交换数据信息。双口RAM的采用是考虑到它具有两套数据和地址总线，非常适合作为系统之间的接口存储器。总的来说，这种设计可以减小单个DSP信号处理负担，同时使得整个系统拥有一定的处理裕量。

TMS320C6202的EMIF总线上需要访问很多器件，其中一些器件的信号电平和TMS320C6202并不匹配，再加上不同速度器件的混合访问，所以在实际系统中需要考虑如何分配EMIF存储空间以及加入适当的缓冲隔离的问题。这里以DSP0的外部存储器接口设计为例进行说明。参见图4。

TMS320C6202整个EMIF外部空间最大容易为64MB，处理器内部将它分成四个子空间，并对每个子空间提供独立的选通信号，也就是图4中标注的CE0～CE3。

当处理器设置为ROM引导时，上电后首先从CE1空间读取64KB数据到地址0处，然后程序从地址0处开始执行，所以引导FLASH必须配置在CE1地址空间。EPM7128的选通信号则通过高位地址译码获得。

图3

    对于CE2空间，通过EPLD地址译骊将该空间进一步细化，分配给三个低速器件。

这样分配地址空间是基于如下一些考虑：

（1）由于TMS320C6202只能对每个地址空间统一地设置访问器件类型和访问时序，所以设计时尽可能将访问速度相近的器件放置在同一个地址空间，如低速A/D、低速D/A以及导步串口都分配在CE2空间，这样有利用EMIF寄存器的设计。

（2）访问速度较高的器件在PCB布局时应当尽量靠DSP，缓冲级数要少，以减小总线延迟，提高访问速度。

（3）对于SBSRAM或SDRAM，由于访问的时钟频率较高，应当直接挂在TMS320C6202的EMIF总线上。

图4中加入了隔离电路，主要是基于如下考虑：

（1）TMS320C6202本身输出信号带负载的能力不是很强，增加缓冲隔离电路可以提高信号的驱动能力。

（2）缓冲驱动芯片在未选通时输入输出均处于高阻状态，且其输入容性负载也很小，只有几pF，所以可以用来隔离器件，避免由于大的容性负载而造成的上冲、下冲、信号上升下降沿变缓等信号完整性问题。

（3）采用的缓冲芯片的输出管脚在片内都串接有一个小电阻，用作源端匹配电阻，用以吸引信号反射能量，从而可以改善输出信号质量。

图4

   

[1] [2]  下一页