本系统是图像处理的一个实验平台，既要求数据传输率高，又要求有一定的升级功能和灵活性。因此，系统采用ＦＩＦＯ数据传输方式。当采集的图像数据量大且要求传输速度高时，可以采用ＦＩＦＯ方式中的ＰＣＩ总线接口启动ＤＭＡ方式，使用ＤＭＡ传输；有一些应用场合，要传送的数据个数不明确，例如图像压缩后的数据量是不一定的，可以使用外加总线接口启动ＤＭＡ的传输方式传送压缩图像，而用信箱方式传送命令和图像状态信息。在这种方式下，Ｓ５９３３的外加总线操作寄存器全部映射在ＴＭＳ３２０Ｃ３２ ＤＳＰ的选通控制信号ＩＯＳＴＲＢ＃控制的空间中，使ＤＳＰ对ＰＣＩ接口传输的数据的控制十分简单，就象操作自身的外围接口一样。Ｓ５９３３与ＤＳＰ之间的硬件接口的具体连接方式如图５所示。

Ｓ５９３３和ＤＳＰ之间的硬件连接,就是利用ＤＳＰ的读写信号Ｒ／Ｗ＃、地址选通控制信号ＩＯＳＴＲＢ＃、外部设备就绪信号ＲＤＹ＃和部分地址信号以及Ｓ５９３３的ＦＩＦＯ状态信号ＷＲＦＵＬＬ进行简单的时序和逻辑组合，生成对Ｓ５９３３的外加总线接口的读写控制信号：ＷＲ＃、ＲＤ＃、ＳＥＬＥＣＴ＃、ＡＤＲ[６:２]、ＢＥ[３:０]、ＷＲＦＩＦＯ＃。Ｓ５９３３的数据总线与ＤＳＰ的数据总线相连接，数据线宽度为３２位，以便提供尽可能高的传输速率。

本文采用ＰＣＩ接口芯片Ｓ５９３３、ＤＳＰ芯片ＴＭＳ３２０Ｃ３２和视频输入处理芯片ＳＡＡ７１１３设计实现的视频图像处理实验平台系统可以实现图像的高速连续采集，进行图像压缩、图像处理等算法的验证，达到了系统设计的目标。本系统具有使用灵活、升级方便等特点。考虑到ＤＳＰ芯片的内部ＲＡＭ有限，程序不能完全在片内运行，在进行一些复杂的图像处理运算时，速度会受到限制，故本系统仅适用于静态图像的处理算法研究。