DSP与PC机的PCI总线高速数据传输 - 免费论文，论文大全,个人简历,英语学习,教案在线,实用文档,演讲发言

DSP与PC机的PCI总线高速数据传输

热 ★★★

【字体：

小

大】

DSP与PC机的PCI总线高速数据传输

收集整理：佚名来源：本站整理时间：2009-01-10 23:59:11 点击数：[]

最低两位固定为零。ＨＰＩＣ中存放的是ＴＭＳ３２０Ｃ６７１３的控制信息，其高１６位和低１６位内容相同。

主机对ＨＰＩ进行访问的次序为：初始化ＨＰＩＣ、初始化ＨＰＩＡ、从ＨＰＩＤ寄存器中读取或向其写入数据。在初始化ＨＰＩＣ时，ＨＷＯＢ位的设置是关键，它决定着高１６位与低１６位的传输次序。

２ＰＣＩ９０５２与ＴＭＳ３２０Ｃ６７１３ＨＰＩ的接口

ＰＣＩ９０５２是ＰＬＸ公司继ＰＣＩ９０５０之后推出的用于低成本适配器的总线目标接口芯片。它支持ＰＣＩ２．１协议规范，在３３ＭＨｚ的总线时钟频率下，其峰值传输速度可达１３２ＭＢ／ｓ，因而可大大改善数据传输中的瓶颈问题。同时它还具有方便灵活的开发特点，正是这些特点使其在ＰＣＩ从模式接口卡的设计中得到了广泛的应用。

表３给出了ＰＣＩ９０５２与ＴＭＳ３２０Ｃ６７１３ＨＰＩ接口信号的基本特征。下面是对它们具体工作方式的一些说明：

ＬＡＤ[３１：０]：利用该信号可通过设置ＬＡＳＩＢＲＤ局部地址空间总线区域描述寄存器的总线宽度位来调整总线宽度，当ＬＡＳＩＢＲＤ[２３：２２]＝００时，采用ＬＡＤ[７：０]８位宽度，当ＬＡＳＩＢＲＤ[２３：２２]＝０１时，采用ＬＡＤ[１５：０]（１６位），当ＬＡＳＩＢＲＤ[２３：２２]＝１０时，采用ＬＡＤ[３１：０]（３２位）。

ＬＢＥ[３：０]字节使能信号是在总线宽度的基础上编码的。对于３２位总线，ＬＢＥ[３：０]表示哪一个字节被选中：ＬＢＥ０对应[７：０]，ＬＢＥ１对应[１５：８]，ＬＢＥ２对应[２３：１６]，ＬＢＥ３对应[３１：２４]；而对于１６位总线，ＬＢＥ０对应[７：０]，ＬＢＥ１对应地址的第１位，ＬＢＥ２不用，ＬＢＥ３对应[１５：８]；对于８位总线，ＬＢＥ０对应地址的第０位，ＬＢＥ１对应地址的第１位，ＬＢＥ２和ＬＢＥ３不用。

ＣＳ１和ＣＳ２分别带有与之对应的片选基地址寄存器（ＣＳＩＢＡＳＥ）。ＣＳＩＢＡＳＥ０为片选使能位，其中ＣＳＩＢＡＳＥ[２７：１]为片选空间位。从片选空间位的第１位向第２７位扫描时，遇到第１个“１”即决定了片选空间的大小，其余位则为片选空间的基地址。

ＬＩＮＴ１和ＬＩＮＴ２可通过中断控制／状态寄存器ＩＮＣＳＲ的中断使能位ＩＮＣＳＲ[６]进行使能，同时可设置其它相关信息。

表3 PCI9052与TMS320C6713的接口信号描述

信号	管脚号	管脚数	信号功能
LAD[31:0]	从低到高依次为91、90、89、88、87、86、85、84、83、82、79、78、77、76、75、74、73、72、71、70、69、62、61、60、59、58、57、56、55、54、53、52	32	数据总线
LW/R	127	1	为“1”时写，为“0”时读
LA[27：1]	从低到高依次是92、93、94、95、96、97、98、100、101、102、105、106、107、108、109、110、111、112、113、114、115、116、117、118、119、122	27	地址总线，传输28位线性地址的高26位
LBE[3:0]	从低到高依次是46、47、48、49	4	字节使能信号，表示当前总线传输中哪一个字节被选中
LRDY	128	1	在局部总线读数据或可接受写数据
ADS	123	1	表明可用地址和一次新的总线存取的起始
CS1、CS2	130、131	2	片选信号
RD	126	1	通用写
WR	125	1	通用读
LINT1，LINT2	137、136	2	局部中断输入

３　与ＰＣ的高速数据传输

ＴＭＳ３２０Ｃ６７１３ＨＰＩ与ＰＣＩ９０５２的具体连线如图２所示。

实际上，在具体电路设计时，整个方案的实现除了需要ＴＭＳ３２０Ｃ６７１３和ＰＣＩ９０５２外，还需要有ＳＮ７４ＣＢＴＤ３３８４和ＮＭ９３ＣＳ４６。由于ＴＭＳ３２０Ｃ６７１３的Ｉ／Ｏ是在３．３Ｖ电压下工作，而ＰＣＩ９０５２在５Ｖ电压下工作，所以ＴＭＳ３２０Ｃ６７１３与ＰＣＩ９０５２之间必须采用ＳＮ７４ＣＢＴＤ３３８４进行电平转换。ＳＮ７４ＣＢＴＤ３３８４是ＴＩ公司生产的１０位总线转换器，它的输入、输出引脚一一对应，并分别排列在芯片的两侧封装。图２中共选用了三片ＳＮ７４ＣＢＴＤ３３８４。ＮＭ９３ＣＳ４６是ＰＬＸ公司生产的串行ＥＥＰＲＯＭ存储器，用于加载ＰＣＩ９０５２配置信息。其中按一定顺序存放着设备号（ＤＩＤ）、供应商代号（ＶＩＤ）、子设备号（ＳＤＩＤ）、子供应商代号（ＳＶＩＤ）、ＰＣＩ总线与局部总线之间的地址空间映射关系、片选地址、控制位、状态位及其它杂项配置等。上电时，ＰＣＩ总线的ＲＳＴ信号有效，同时ＰＣＩ９０５２输出局部复位信号ＬＲＥＳＥＴ，并检查ＮＭ９３ＣＳ４６是否有效。若有效，且第一个１６位字不是ＦＦＦＦｈ，那么ＰＣＩ９０５０将根据串行ＥＥＰＲＯＭ的值来设置内部寄存器，否则采用默认值。

考虑到ＴＭＳ３２０Ｃ６７１３ＨＰＩ与ＰＣＩ９０５２间的时序配合问题，通常在连线过程中，还必须注意下列几个问题：

（１）由于ＰＣ机中数据与地址总线是复用的，所以ＰＣＩ９０５２的ＭＯＤＥ引脚应接地，而ＰＣＩ９０５２中局部数据与地址总线是非复用的，所以ＴＭＳ３２０Ｃ６７１３的ＨＡＳ引脚应接高电平。

（２）由于ＴＭＳ３２０Ｃ６７１３的ＨＲ／Ｗ信号与ＰＣＩ９０５２的Ｗ／Ｒ信号极性相反，因此必

上一页 [1] [2] [3] 下一页

中查找“DSP与PC机的PCI总线高速数据传输”更多相关内容	5VAR论文频道
中查找“DSP与PC机的PCI总线高速数据传输”更多相关内容	5VAR论文频道

最新热点		最新推荐		相关新闻
››嵌入式系统的通信规约管理平台设计... ››一种基于七号信令的局间话单采集系... ››对于变频器的制动技术分析 ››电子文件管理元数据宏观结构多维分... ››浅论卫星电视接收机的常见故障的检... ››信息时代网络用户信息检索焦虑的心... ››论GIS在高校房产管理中的实际应用 ››关于电力通信发展战略的思考金李莎... ››2G、3G切换精细化优化分析思路探讨... ››光纤自动化生产的需求与时机				››DSP与PC机的PCI总线高速数据传输 ››DSP与慢速设备接口的实现 ››DSP与单片机的一种高速通信实现方案... ››DSP与PC间的数据通讯

提供人：佚名
	上一篇文章：基于DSP和光缆通信的远程高速数据采集及处理系统的设计与应用下一篇文章：基于DSP的仿生机器蟹多关节控制系统的实现
【返回上一页】【打印】【关闭窗口】

Tags：