高速PCB设计中的时序分析及仿真策略 - 免费论文，论文大全,个人简历,英语学习,教案在线,实用文档,演讲发言

首页用户登录 |

用户注册

设为首页

加入收藏

联系我们

按字母检索

按声母检索

数字

符号

您的位置： 5VAR论文频道 → 论文中心 → 理工论文 → 电子通信

高速PCB设计中的时序分析及仿真策略

热 ★★★

【字体：

小

大】

高速PCB设计中的时序分析及仿真策略

收集整理：佚名来源：本站整理时间：2009-01-10 23:49:33 点击数：[]

[本篇论文由上帝论文网为您收集整理，上帝论文网http://paper.5var.com将为您整理更多优秀的免费论文，谢谢您的支持]
摘要：详细讨论了在高速ＰＣＢ设计中最常见的公共时钟同步（ＣＯＭＭＯＮＣＬＯＣＫ）和源同步（ＳＯＵＲＣＥＳＹＮＣＨＲＯＮＯＵＳ）电路的时序分析方法，并结合宽带网交换机设计实例在ＣＡＤＥＮＣＥ仿真软件平台上进行了信号完整性仿真及时序仿真，得出用于指导ＰＣＢ布局、布线约束规则的过程及思路。实践证实在高速设计中进行正确的时序分析及仿真对保证高速ＰＣＢ设计的质量和速度十分必要。

关键词：公共时钟同步源同步信号完整性时序仿真

在网络通讯领域，ＡＴＭ交换机、核心路由器、千兆以太网以及各种网关设备中，系统数据速率、时钟速率不断提高，相应处理器的工作频率也越来越高；数据、语音、图像的传输速度已经远远高于５００Ｍｂｐｓ，数百兆乃至数吉的背板也越来越普遍。数字系统速度的提高意味着信号的升降时间尽可能短，由数字信号频率和边沿速率提高而产生的一系列高速设计问题也变得越来越突出。当信号的互连延迟大于边沿信号翻转时间的２０％时，板上的信号导线就会呈现出传输线效应，这样的设计就成为高速设计。高速问题的出现给硬件设计带来了更大的挑战，有许多从逻辑角度看来正确的设计，如果在实际ＰＣＢ设计中处理不当就会导致整个设计失败，这种情形在日益追求高速的网络通信领域更加明显。专家预测，在未来的硬件电路设计开销方面，逻辑功能设计的开销将大为缩减，而与高速设计相关的开销将占总开销的８０％甚至更多。高速问题已成为系统设计能否成功的重要因素之一。

因高速问题产生的信号过冲、下冲、反射、振铃、串扰等将严重影响系统的正常时序，系统时序余量的减少迫使人们关注影响数字波形时序和质量的各种现象。由于速度的提高使时序变得苛刻时，无论事先对系统原理理解得多么透彻，任何忽略和简化都可能给系统带来严重的后果。在高速设计中，时序问题的影响更为关键，本文将专门讨论高速设计中的时序分析及其仿真策略。

１公共时钟同步的时序分析及仿真

在高速数字电路中，数据的传输一般都通过时钟对数据信号进行有序的收发控制。芯片只能按规定的时序发送和接收数据，过长的信号延迟或信号延时匹配不当都可能导致信号时序的违背和功能混乱。在低速系统中，互连延迟和振铃等现象都可忽略不计，因为在这种低速系统中信号有足够的时间达到稳定状态。但在高速系统中，边沿速率加快、系统时钟速率上升，信号在器件之间的传输时间以及同步准备时间都缩短，传输线上的等效电容、电感也会对信号的数字转换产生延迟和畸变，再加上信号延时不匹配等因素，都会影响芯片的建立和保持时间，导致芯片无法正确收发数据、系统无法正常工作。

所谓公共时钟同步，是指在数据的传输过程中，总线上的驱动端和接收端共享同一个时钟源，在同一个时钟缓冲器（ＣＬＯＣＫＢＵＦＦＥＲ）发出同相时钟的作用下，完成数据的发送和接收。图１所示为一个典型的公共时钟同步数据收发工作示意图。图１中，晶振ＣＲＹＳＴＡＬ产生输出信号ＣＬＫ＿ＩＮ到达时钟分配器ＣＬＯＣＫＢＵＦＦＥＲ，经ＣＬＯＣＫＢＵＦＦＥＲ分配缓冲后发出两路同相时钟，一路是ＣＬＫＢ，用于ＤＲＩＶＥＲ的数据输出；另一路是ＣＬＫＡ，用于采样锁存由ＤＲＩＶＥＲ发往ＲＥＣＥＩＶＥＲ的数据。时钟ＣＬＫＢ经Ｔｆｌｔ＿ＣＬＫＢ一段飞行时间（ＦＬＩＧＨＴＴＩＭＥ）后到达ＤＲＩＶＥＲ，ＤＲＩＶＥＲ内部数据由ＣＬＫＢ锁存经过ＴＣＯ＿ＤＡＴＡ时间后出现在ＤＲＩＶＥＲ的输出端口上，输出的数据然后再经过一段飞行时间Ｔｆｌｔ＿ＤＡＴＡ到达ＲＥＣＥＩＶＥＲ的输入端口；在ＲＥＣＥＩＶＥＲ的输入端口上，利用ＣＬＯＣＫＢＵＦＦＥＲ产生的另一个时钟ＣＬＫＡ（经过的延时就是ＣＬＫＡ时钟飞行时间，即Ｔｆｌｔ＿ＣＬＫＡ）采样锁存这批来自ＤＲＩＶＥＲ的数据，从而完成ＣＯＭＭＯＮＣＬＯＣＫ一个时钟周期的数据传送过程。

以上过程表明，到达ＲＥＣＥＩＶＥＲ的数据是利用时钟下一个周期的上升沿采样的，据此可得到数据传送所应满足的两个必要条件：①ＲＥＣＥＩＶＥＲ输入端的数据一般都有所要求的建立时间Ｔｓｅｔｕｐ，它表示数据有效必须先于时钟有效的最小时间值，数据信号到达输入端的时间应该足够早于时钟信号，由此可得出建立时间所满足的不等式；②为了成功地将数据锁存到器件内部，数据信号必须在接收芯片的输入端保持足够长时间有效以确保信号正确无误地被时钟采样锁存，这段时间称为保持时间，ＣＬＫＡ的延时必须小于数据的无效时间（ＩＮＶＡＬＩＤ），由此可得出保持时间所满足的不等式。

１．１数据建立时间的时序分析

由第一个条件可知，数据信号必须先于时钟ＣＬＫＡ到达接收端，才能正确地锁存数据。在公共时钟总线中，第一个时钟周期的作用是将数据锁存到ＤＲＩＶＥＲ的输出端，第二个时钟周期则将数据锁存到ＲＥＣＥＩＶＥＲ的内部，这意味着数据信号到达ＲＥＣＥＩＶＥＲ输入端的时间应该足够早于时钟信号ＣＬＫＡ。为了满足这一条件，必须确定时钟和数据信号到达ＲＥＣＥＩＶＥＲ的延时并保证满足接收端建立时间的要求，任何比需要的建立时间多出来的时间量即为建立时间时序余量Ｔｍａｒｇｉｎ。在图１的时序图中，所有箭头线路表示数据信号和时钟信号在芯片内部或传输线上产生的延时，在下面的箭头线路表示从第一个时钟边沿有效至数据到达ＲＥＣＥＩＶＥＲ输入端的总延时，在上面的箭头线路表示接收时钟ＣＬＫＡ的总延时。从第一个时钟边沿有效至数据到达ＲＥＣＥＩＶＥＲ输入端的总延时为：

ＴＤＡＴＡ＿ＤＥＬＡＹ＝ＴＣＯ＿ＣＬＫＢ＋Ｔｆｌｔ＿ＣＬＫＢ＋ＴＣＯ＿ＤＡＴＡ＋Ｔｆｌｔ＿ＤＡＴＡ

接收时钟ＣＬＫＡ下一个周期的总延时为：

ＴＣＬＫＡ＿ＤＥＬＡＹ＝ＴＣＹＣＬＥ＋ＴＣＯ＿ＣＬＫＡ＋Ｔｆｌｔ＿ＣＬＫＡ

要满足数据的建立时间则必须有：

ＴＣＬＫＡ＿ＤＥＬＡＹ＿ＭＩＮ－ＴＤＡＴＡ＿ＤＥＬＡＹ＿ＭＡＸ－Ｔｓｅｔｕｐ－Ｔｍａｒｇｉｎ＞０

展开并考虑时钟的抖动Ｔｊｉｔｔｅｒ等因素整理后得到：

ＴＣＹＣＬＥ＋(ＴＣＯ＿ＣＬＫＡ＿ＭＩＮ－ＴＣＯ＿ＣＬＫＢ＿ＭＡＸ)＋(Ｔｆｌｔ＿ＣＬＫＡ＿ＭＩＮ－Ｔｆｌｔ＿ＣＬＫＢ＿ＭＡＸ)－ＴＣＯ＿ＤＡＴＡ＿ＭＡＸ－Ｔｆｌｔ＿ＤＡＴＡ＿ＳＥＴＴＬＥ＿ＤＥＬＡＹ＿ＭＡＸ－Ｔｊｉｔｔｅｒ－Ｔｓｅｔｕｐ－Ｔｍａｒｇｉｎ＞０（１）

式（１）中ＴＣＹＣＬＥ为时钟的一个时钟周期；第一个括号内是时钟芯片ＣＬＯＣＫＢＵＦＦＥＲ输出时钟ＣＬＫＡ、ＣＬＫＢ之间的最大相位差，即手册上称的ｏｕｔｐｕｔ－ｏｕｔｐｕｔｓｋｅｗ；第二个括号内则是ＣＬＯＣＫＢＵＦＦＥＲ芯片输出的两个时钟ＣＬＫＡ、ＣＬＫＢ分别到达ＲＥＣＥＩＶＥＲ和ＤＲＩＶＥＲ的最大延时差。式（１）中ＴＣＯ＿ＤＡＴＡ是指在一定的测试负载和测试条件下，从时钟触发开始到数据出现在输出端口并到达测试电压Ｖｍｅａｓ（或ＶＲＥＦ）阈值的时间间隔，ＴＣＯ＿ＤＡＴＡ的大小与芯片内部逻辑延时、缓冲器ＯＵＴＰＵＴＢＵＦＦＥＲ特性、输出负载情况都有直接关系，ＴＣＯ可在芯片数据手册中查得。

由公式（１）可知，可调部分实际只有两项：Ｔｆｌｔ＿ＣＬＫＢ＿ＭＩＮ－Ｔｆｌｔ＿ＣＬＫＢ＿ＭＡＸ和Ｔｆｌｔ＿ＤＡＴＡ＿ＳＥＴＴＬＥ＿ＤＥＬＡＹ＿ＭＡＸ。单从满足建立时间而言，Ｔｆｌｔ＿ＣＬＫＡ＿ＭＩＮ应尽可能大，而Ｔｆｌｔ＿ＣＬＫＢ＿ＭＡＸ和Ｔｆｌｔ＿ＤＡＴＡ＿ＳＥＴＴＬＥ＿ＤＥＬＡＹ＿ＭＡＸ则要尽可能小。实质上，就是要求接收时钟来得晚一点，数据来得早一点。

[1] [2] 下一页

Tags：

文章转载请注明来源于：5VAR论文频道 http://paper.5var.com。本站内容整理自互联网，如有问题或合作请Email至:support@5var.com
或联系QQ37750965

提供人：佚名
	上一篇文章：基于FPGA的直接数字频率合成技术设计下一篇文章：一种嵌入式WEB服务器的设计与实现
【返回上一页】【打印】【关闭窗口】

中查找“高速PCB设计中的时序分析及仿真策略”更多相关内容	5VAR论文频道
中查找“高速PCB设计中的时序分析及仿真策略”更多相关内容	5VAR论文频道

最新热点		最新推荐		相关新闻
››嵌入式系统的通信规约管理平台设计... ››一种基于七号信令的局间话单采集系... ››对于变频器的制动技术分析 ››电子文件管理元数据宏观结构多维分... ››浅论卫星电视接收机的常见故障的检... ››信息时代网络用户信息检索焦虑的心... ››论GIS在高校房产管理中的实际应用 ››关于电力通信发展战略的思考金李莎... ››2G、3G切换精细化优化分析思路探讨... ››光纤自动化生产的需求与时机				››高速PCI总线接口卡的开发 ››高速PCB设计中的时序分析及仿真策略...

　文章-网友评论：（评论内容只代表网友观点，与本站立场无关！）