[本篇论文由上帝论文网为您收集整理，上帝论文网http://paper.5var.com将为您整理更多优秀的免费论文，谢谢您的支持]
摘要：介绍了异步通信芯片16C552的功能、特点、结构和内部寄存器，给出了用16C552芯片实现PC机与DSP串行通讯的方法，同时给出了它们之间的硬件接口电路和软件初始化程序。

    关键词：16C552；串行通讯；异步

当实现ＰＣ机与ＤＳＰ的串行通讯时，通常可直接利用ＤＳＰ的串行通讯接口（ＳＣＩ）模块和ＳＣＩ多处理器通讯协议（即空闲线路模式和地址位模式）来在同一串行线路中实现多个处理器之间的通讯，也可以采用ＳＣＩ异步通讯模式实现串行通讯。这两种方式虽然都能方便地实现串行通讯，但它们都需占用系统较多的硬件和软件资源，因而不适用于对实时性要求比较高且系统资源紧张的应用场合。笔者在研制电力有源滤波实验系统中，由于采用了异步通讯芯片１６Ｃ５５２，从而成功解决了这个问题。本文将从电路结构和软件编程两个方面介绍该方案的实现方法。

１　１６Ｃ５５２简介

１．１ 功能特点及结构框图

１６Ｃ５５２是ＴＩ（ＴＬ１６Ｃ５５２）和ＶＬＳＩ（ＶＬ１６Ｃ５５２）等公司生产的异步通信芯片，具有两个增强的通用异步通讯单元通道和一个增强的双向打印机端口；支持ＴＬ１６Ｃ４５０和ＦＩＦＯ两种模式，其１６字节的ＦＩＦＯ可减少ＣＰＵ中断；每个通道都具有独立的发送、接收、线路状态和设置中断功能，同时具有独立的ＭＯ-ＤＥＭ控制信号、可编程的串行数据发送格式（包括数据位长度、校验方式、停止位长度）和可编程波特率发生器；另外，每个通道的数据和控制总线还具有三态ＴＴＬ驱动功能。

ＴＬ１６Ｃ５５２ＡＭ是ＴＩ公司的６８脚ＰＬＣＣ（Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ）封装芯片，其管脚及功能框图如图１所示。从图中可以看出，它的串行口主要完成两个功能，一是把外设或调制解调器接收来的串行数据转换成并行数据；二是把ＣＰＵ的并行数据转换成串行数据以便发送。在正常操作过程中，ＣＰＵ可以随时读取１６Ｃ５５２的状态信息，以报告１６Ｃ５５２传输操作的类型和状态，包括各种错误状态，如奇偶校验、溢出、帧错误和ＦＩＦＯ错误等。此外，１６Ｃ５５２还具有完整的ＭＯＤＥＭ控制功能，并有ＣＴＳ、ＲＴＳ、ＤＳＲ、ＤＴＲ、ＲＩ、ＤＣＤ等信号端。

１６Ｃ５５２具有一套完善的中断系统，可以自动设定优先级。它的串行口和并行口都可以独立地工作于中断和查询两种工作方式。

１．２ １６Ｃ５５２的内部寄存器

１６Ｃ５５２内部有１２个单字节寄存器，这些寄存器占用了８个Ｉ／Ｏ口地址，其地址由Ａ０～Ａ２决定。其中有些寄存器共用一个Ｉ／Ｏ口地址，共用的Ｉ／Ｏ口可以通过读／写信号和线路控制寄存器（ＬＣＲ）的Ｄ７位（ＤＬＡＢ）来进行区分，具体描述见表１所列，需要说明的是：只有当１６Ｃ５５２的ＣＳ０或ＣＳ１为低电平时，串行通道才能被访问。

表1 I6C552的内部寄存器

关于各寄存器内容的具体规定，限于篇幅，这里不作详述，有兴趣者可参看ＴＩ公司的相关产品资料介绍，但在串行通讯应用中，要重点搞清楚ＦＣＲ、ＬＣＲ、ＩＥＲ等几个寄存器的内容。此外，在实际应用中，有时可能会忽视ＭＯＤＥＭ控制寄存器中的Ｄ４位，该位为自测试循环回送状态控制位，利用它可以对串口的自测试进行控制，因此，在自测试进行完毕后，还应对该位进行复位，以保证系统的正常运行。

２　通讯系统硬件接口电路

本系统的硬件接口电路如图２所示。其中，地址译码电路可以根据实际需要采用不同的电路实现。为了使系统使用灵活方便，本方案中采用一片ＣＰＬＤ来进行系统的地址分配。复位电路可以利用专用复位芯片，也可用上拉电阻方式实现。外接晶振可以自行选择，然后根据晶振频率设置除数锁存器的高位和低位，从而获得通讯系统正确的波特率，本系统中使用的晶振是８ＭＨｚ。此外，由于１６Ｃ５５２Ａ有两个串行通道和一个标准并行口，它们相互之间的配合使用在硬件和软件上都要加以注意。建议将不用端口的片选接到高电平（１６Ｃ５５２Ａ的片选为低电平有效），以免出现错误。

３　串行通讯软件设计

３．１ 通讯协议

本设计的通讯协议包括以下几点：

（１）波特率为９６００。

（２）通讯命令由２个字节构成：第一个字节是同步字节０ＸＦＦ；第二个字节是命令码，主要用来指示各种控制命令。

（３）每个字节包括８位数据位和１位停止位，无校验。

（４）在通讯过程中，上位机向ＴＭＳ３２０Ｆ２４３发送同步命令，ＴＭＳ３２０Ｆ２４３接收到后立即应答，若应答错误则重发。

（５）通讯程序向ＴＭＳ３２０Ｆ２４３发送控制命令时，ＴＭＳ３２０Ｆ２４３返回接收正确应答信号；通讯程序向ＴＭＳ３２０Ｆ２４３查询系统参数命令时，ＴＭＳ３２０Ｆ２４３按照规定格式返回所需数据。

[1] [2]  下一页