[本篇论文由上帝论文网为您收集整理，上帝论文网http://paper.5var.com将为您整理更多优秀的免费论文，谢谢您的支持]
摘要：提出了一种对基于TC8831F系列芯片的数字语音复读机进行改进的方案。该方案能够以很低的软硬件代价，将复读机的语音记录时间延长到原来的４倍，或者在不缩短语音记录时间的情况下大大降低复读机的制造成本，非常值得在使用此系列芯片的语音产品中推广应用。

    关键词：专用语音芯片 语音复读机 DRAM 存储器容量扩展

ＴＣ８８３１Ｆ系列芯片是东芝公司生产的一款低成本高性能的数字语音录放专用集成电路。ＴＣ８８３１Ｆ芯片是一块数模混合的大规模集成电路，其结构框图如图１所示。内部集成了构成典型数字语音录放系统所需要的大部分功能电路，包括两级可选用的总增益达４６ｄＢ的话筒信号放大器，Ａ／Ｄ、Ｄ／Ａ、ＡＤＰＣＭ压缩及解压缩电路（支持的比特率为３２／２２／１６／１１ｋｂｐｓ可选）?熏输出语音带通滤波器、外接ＤＲＡＭ接口电路?熏ＭＣＵ控制单元接口电路。使用该芯片，只需外接ＤＲＡＭ、ＭＣＵ和输出端的音频功放电路等少量电路就可实现一个典型的录放音系统。该芯片具有功能齐全、应用电路结构简单、操作控制方便、功耗低以及使用廉价的ＤＲＡＭ作为语音存储介质等优点，因此成本低廉，被广泛应用于对成本非常敏感的一些海量生产的民用产品中，如语音复读机、电话答录机、留言系统等。

    ＴＣ８８３１Ｆ芯片的ＤＲＡＭ接口最多可以支持４片４Ｍ×１ｂｉｔ的ＤＲＡＭ（或者烧录好的ＲＯＭ）作为语音存储介质。在高质量的３２ｋｂｐｓ采样速率下，能够记录语音大约５１２ｓ,熏所以市场上的这类语音复读机的录音时间大部分都是５００ｓ上下。为了降低成本，延长语音记录时间，增强产品在市场上的竞争力，应厂家要求，我们对基于ＴＣ８８３１Ｆ的复读机的电路作了改进，以极小的硬件代价和很小的控制软件修改量，成功地将ＴＣ８８３１Ｆ外接ＤＲＡＭ的接口能力从４片４Ｍ×１ｂｉｔ 扩展到４片１６Ｍ×１ｂｉｔ（ＤＲＡＭ选用日立公司的ＨＭ５１１６１００）。

１ 硬件修改工作

ＴＣ８８３１Ｆ外接４片４Ｍ×１ｂｉｔ ＤＲＡＭ时的电路连接如图２所示。４Ｍ×１ｂｉｔ ＤＲＡＭ的地址总线有２２位，分为高位地址即行地址（Ｒｏｗ ａｄｄｒｅｓｓ）和低位地址即列地址（Ｃｏｌｕｍｎ ａｄｄｒｅｓｓ），两者通过分时复用，共用１１根引脚Ａ０～Ａ１０，每片ＤＲＡＭ的寻址范围为００００００Ｈ～３ＦＦＦＦＦＨ，各片ＤＲＡＭ通过不同的ＣＡＳ信号线来区别（见图３）。在ＴＣ８８３１Ｆ内部，４片ＤＲＡＭ联合寻址，因此寻址范围是００００００Ｈ～ＦＦＦＦＦＦＨ。相邻存储器芯片之间，系统自动切换，无需用户干预。针对不同的系统读写速度要求，ＤＲＡＭ有多种不同的读写模式和存储单元的数据刷新方式。在本系统中，由于所需要的数据速率非常低，所以读写模式是最简单的普通读写模式，也就是读写每一位数据之前发送完整的地址信号，包括行地址和列地址，然后进行读写；而刷新模式采用ｃａｓ－ｂｅｆｏｒｅ－ｒａｓ方式，并将刷新脉冲穿插到读写时序中间。图３示出了ＴＣ８８３１Ｆ的ＤＲＡＭ接口的刷新、写数据和读数据的控制线时序图（数据时序略）。

    将ＴＣ８８３１Ｆ外接和ＤＲＡＭ从４片４Ｍ×１ｂｉｔ 扩展到４片１６Ｍ×１ｂｉｔ之后，存储器的寻址空间增加到原来的４倍，因此ＤＲＡＭ的地址将增加两位，也就是说增加了一根地址引脚。４片１６Ｍ×１ｂｉｔ的ＤＲＡＭ除了Ａ１１引脚外，其它引脚的连接和图２所示的４片４Ｍ×１ｂｉｔ的连接完全相同。对于Ａ１１引脚，需设计适当的逻辑控制电路以生成所需的时分控制信号，用以模拟该地址线的寻址控制信号。经过分析，采用ＭＡＸ ｐｌｕｓ ＩＩ仿真以及实际电路验证，Ａ１１引脚的控制信号可以通过图４所示的简单电路扩展得到。１６Ｍ×１ｂｉｔ的ＤＲＡＭ的地址线有１２根，对应着２４位的地址ａｄ０～ａｄ２３，按照ＤＲＡＭ的地址线分时复用的原则，ａｄ１２～ａｄ２３是高位地址线(行地址)，ａｄ０～ａｄ１１是低位地址线(列地址)。但由于ＴＣ８８３１Ｆ在读写ＤＲＡＭ单元时使用普通的读写模式（区别于快速读写模式），读写每一位数据之前都发送完整的地址信号，即先输出行地址，然后输出列地址，这样就为用简单的逻辑电路实现存储器寻址范围的扩展提供了可能。

扩展地址线仿真波形如图５所示。ＸＩＮ、／ＲＡＳ、／ＣＡＳ分别是该芯片的时钟源、ＤＲＡＭ行选通信号、ＤＲＡＭ列选通信号，ＰＡＧＥ０、ＰＡＧＥ１是由ＭＣＵ输出的页面选择信号。在“ＰＡＧＥ１、ＰＡＧＥ０”分别为“００”、“０１”、“１０”、“１１”时，Ａ１１引脚的控制信号在／ＲＡＳ、／ＣＡＳ的下降沿到来之前有效地建立了复用的地址信号００、０１、１０、１１，这个信号就是访问不同的空间所需要的地址信号。扩展之后，访问ＤＲＡＭ的逻辑地址到ＤＲＡＭ的实际的物理地址的映射关系如图６所示，上面的是逻辑地址，下面的是物理地址。映射之后，ＤＲＡＭ的Ａ０～Ａ１０引脚对应着存储单元的逻辑空间低２２位地址。因此在引脚Ａ１１的信号确定的情况下，就将由引脚Ａ０～Ａ１０所能访问的每片ＤＲＡＭ上的各个分散的物理存储空间映射成连续的逻辑空间，每片ＤＲＡＭ对应的这个连续的逻辑空间大小就是４Ｍ×１ｂｉｔ，相当于扩展前的一片ＤＲＡＭ，４片１６Ｍ×１ｂｉｔ ＤＲＡＭ对应的４片逻辑连续空间的总和与使用四片４Ｍ×１ｂｉｔ ＤＲＡＭ时提供的空间将是完全一样的。改变Ａ１１的控制信号，也就是通过ＭＣＵ改变ＰＡＧＥ０、ＰＡＧＥ１，将获得４块不同的存储空间，从而完成最终的存储空间的扩展。

图4 扩展地址线电路原理图

   

[1] [2]  下一页