[本篇论文由上帝论文网为您收集整理，上帝论文网http://paper.5var.com将为您整理更多优秀的免费论文，谢谢您的支持]
 摘要：采用XILINX公司的SpartanII系列FPGA芯片设计了一种基于数字移相技术的高精度脉宽测量系统，同时给出了系统的仿真结果和精度分析。与通常的脉冲计数法相比，该系统的最大测量误差减小到原来的34.2％。

    关键词：脉宽测量 数字移相 脉冲计数法 FPGA

在测量与仪器仪表领域，经常需要对数字信号的脉冲宽度进行测量。这种测量通常采用脉冲计数法，即在待测信号的高电平或低电平用一高频时钟脉冲进行计数，然后根据脉冲的个数计算待测信号宽度，如图１所示。待测信号相对于计数时钟通常是独立的，其上升、下降沿不可能正好落在时钟的边沿上，因此该法的最大测量误差为一个时钟周期。例如采用８０ＭＨｚ的高频时钟，最大误差为１２.５ｎｓ。

提高脉冲计数法的精度通常有两个思路：提高计数时钟频率和使用时幅转换技术。时钟频率越高，测量误差越小，但是频率越高对芯片的性能要求也越高。例如要求１ｎｓ的测量误差时，时钟频率就需要提高到１ＧＨｚ，此时一般计数器芯片很难正常工作，同时也会带来电路板的布线、材料选择、加工等诸多问题。时幅转换技术虽然对时钟频率不要求，但由于采用模拟电路，在待测信号频率比较高的情况下容易受噪声干扰，而且当要求连续测量信号的脉宽时，电路反应的快速性方面就存在一定问题。

区别于以上两种方法，本文提出另一种利用数字移相技术提高脉宽测量精度的思路并使用ＦＰＧＡ芯片实现测试系统。

１ 测量原理

所谓移相是指对于两路同频信号，以其中一路为参考信号，另一路相对于该参考信号做超前或滞后的移动形成相位差。数字移相通常采用延时方法，以延时的长短来决定两数字信号间的相位差，本文提出的测量原理正是基于数字移相技术。如图２所示，原始计数时钟信号ＣＬＫ０通过移相后得到ＣＬＫ９０、ＣＬＫ１８０、ＣＬＫ２７０，相位依次相差９０°，用这四路时钟信号同时驱动四个相同的计数器对待测信号进行计数。设时钟频率为ｆ，周期为Ｔ，四个计数器的计数个数分别为ｍ１、ｍ２、ｍ３和ｍ４，则最后脉宽测量值为：

ｗ＝[(m1+m2+m3+m4)/4]×Ｔ   （１）

可以看到，这种方法实际等效于将原始计数时钟四倍频，以４ｆ的时钟频率对待测信号进行计数测量，从而将测量精度提高到原来的４倍。例如原始计数时钟为８０ＭＨｚ时，系统的等效计数频率则为３２０ＭＨｚ，如果不考虑各路计数时钟间的相对延迟时间误差，其测量的最大误差将降为原来的四分之一，仅为３．１２５ｎｓ。同时，该法保证了整个电路的最大工作频率仍为ｆ，避免了时钟频率提高带来的一系列问题。

２ 系统实现

系统实现的最关键部分是保证送入各计数器的时钟相对延迟精度，即要保证计数时钟之间的相位差。由于通常原始时钟频率已经相对较高（通常接近１００ＭＨｚ），周期在１０～２０ｎｓ之间，因此对时钟的延迟时间只有几ｎｓ，使用普通的延迟线芯片无法达到精度要求;同时为了避免电路板内芯片间传送延迟的影响，保证测试系统的精度、稳定性和柔性。本文采用现场可编程门阵列(ＦＰＧＡ)来实现所提出的测量方法。系统结构如图３所示。晶振产生原始输入时钟，通过移相计数模块后得到脉宽的测量值，测量结果送入ＦＩＦＯ缓存中，以加快数据处理速度，最后通过ＰＣＩ总线完成与计算机的数据传输。逻辑控制用来协调各模块间的时序，保证系统的正常运行。为提高测试系统的灵活性和方便性，系统建立了内部寄存器，通过软件修改寄存器的值可以控制测试系统的启动停止，选择测量高电平或低电平等。移相计数模块、ＦＩＦＯ缓冲以及逻辑控制均在ＦＰＧＡ芯片内实现，芯片使用ＸＩＬＩＮＸ公司的ＳｐａｒｔａｎＩＩ系列。

ＳｐａｒｔａｎＩＩ系列是一款高性能、低价位的ＦＰＧＡ芯片，其最高运行频率为２００ＭＨｚ，这里选用其中的ＸＣ２Ｓ１５－６（－６为速度等级）。芯片提供了四个高精度片内数字延迟锁定环路（Ｄｅｌａｙ－Ｌｏｃｋｅｄ Ｌｏｏｐ，即ＤＬＬ），可以保证芯片内时钟信号的零传送延迟和低的时钟歪斜（Ｃｌｏｃｋ Ｓｋｅｗ）；同时可以方便地实现对时钟信号的常用控制，如移相、倍频、分频等。在ＨＤＬ程序设计中，可以使用符号ＣＬＫＤＬＬ调用片内ＤＬＬ结构，其管脚图如图４所示。主要管脚说明如下：

ＣＬＫＩＮ：时钟源输入，其频率范围为２５～１００ＭＨｚ。

ＣＬＫＦＢ：反馈或参考时钟信号，只能从ＣＬＫ０或ＣＬＫ２Ｘ反馈输入。

ＣＬＫ?眼０｜９０｜１８０｜２７０?演：时钟输出，与输入时钟同频，但相位依次相差９０°。其内部定义了属性ＤＵＴＹ＿ＣＹＣＬＥ＿ＣＯＲＲＥＣＴＩＯＮ，可以用来调整时钟的占空比，值为ＦＡＬＳＥ时，输出时钟占空比和输入时钟一致，值为ＴＲＵＥ时将占空比调整为５０％。

ＣＬＫ２Ｘ：时钟源倍频输出，且占空比自动调整为５０％。

ＣＬＫＤＶ：时钟源分频输出，由属性 ＣＬＫＤＶ＿ＤＩＶＩＤＥ控制Ｎ分频，Ｎ可以为１．５、２、２．５、３、４、５、８或１６。

ＬＯＣＫＥＤ：该信号为低电平时，表示延迟锁相环ＤＬＬ还没有锁定信号，上述输出时钟信号未达到

[1] [2]  下一页