[本篇论文由上帝论文网为您收集整理，上帝论文网http://paper.5var.com将为您整理更多优秀的免费论文，谢谢您的支持]
摘要：介绍了一种基于VXI总线的四通道智能化任意波发生器及波形调制模块。本模块采用DSP+FPGA实现智能控制，应用先进的DDS（直接数字频率合成器）技术产生任意波，输出波形可加载波进行调制；本模块具有四个独立的通道，相互之间进行电气隔离，可输出幅度连续可调的电压和电流信号。

    关键词：VXI DDS 任意波发生器 调制

VXI总线是VMEbus extensions for Instrumentation的缩写。VXI主机箱有13个插槽，其中，零槽控制器为系统的管理者。VXI模块根据其本身的性质、特点和所支持的通信规程可以分为寄存器基、消息基、存储器和扩展模块四种类型。每个模块的地址空间有A16、A16/A24和A16/A32三种类型。

本文介绍利用DDS（直接数字频率合成器）技术实现具有任意波发生以及调幅功能的模块。与传统的频率合成技术相比，DDS技术具有很多优点：频率切换时间短、工作频率范围宽、频率分辨率高、相位变化连续和容易对输出信号实现调制等。一些公司先后推出了各种各样的DDS专用芯片，这些DDS专用芯片为电路设计提供了很大方便，但是并不能满足所有要求。例如，在实现调频及调幅等复杂功能时，利用现有的DDS专用芯片就会很不方便。利用可编程逻辑器件（CPLD）或现场可编程门阵列（FPGA）实现DDS具有很大的灵活性，能够很好地满足电路设计要求。

1 DDS基本原理

DDS在基本原理框图如图1所示。它主要由标准参考频率源、相位累加器、波形存储器、数/模转换器、低通平滑滤波器等构成。其中，参考频率源一般是一个高稳定度的晶体振荡器，其输出信号用于DDS中各部件同步工作。DDS的实质是对相位进行可控等间隔的采样。

相位累加器的结构如图2所示。它是实现DDS的核心，由一个N位字长的加法器和一个由固定时钟脉冲取样的N位相位寄存器组成。将相位寄存器的输出和外部输入的频率控制字K作为加法器的输入，在时钟脉冲到达时，相位寄存器对上一个时钟周期内相位加法器的值与频率控制字K之和进行采样，作为相位累加器在此刻时钟的输出。相位累加器输出的高M位作为波形存储器查询表的地址，从波形存储器中读出相应的幅度值送到数/模转换器。

当DDS正常工作时，在标准参考频率源的控制下，相位累加器不断进行相位线性累加（每次累加值为频率控制字K），当相位累加器积满时就会产生一次溢出，从而完成一个周期性的动作，这个周期就是DDS合成信号的频率周期。输出信号波形的频率为：

显而易见，当K=1时输出最小频率，即频率分辨率为fmin=fc/2N。式中，fout为输出信号频率；K为频率控制字；N为相位累加器字长；fc为标准参考频率源工作频率。

2 波形发生器模块的实现

2.1 硬件部分

波形发生器模块结构框图如图3所示。

硬件主要可分为总线接口、DSP及逻辑控制电路、四通道DDS波形发生及调制电路、信号调理和输出接口等几部分。其中，零槽控制器与DSP之间用双口RAM作为通讯中介，双口RAM采用IDT709289L，其容量为64K×16Bit。

根据零槽控制器和模块交换信息的特点，本模块采用寄存器基的A16/A24的操作模式，数据为16Bit。在A16的寻址方式下，每个模块都具有一组配置寄存器，系统可以通过访问这些寄存器来获得器件的种类、型号、生产厂家、地址空间及存储器需求等。在A24模式下，零槽控制器可为一个模块配置的存储空间，最大为256n×2 23-m，其中，n在A32模式下为1，在A24模式下为0，m为器件型号寄存器高四位所定义的数值。在本模块中，m取值为6，存储器地址空间为128Kbyte。总线接口采用ALTERA公司的EPM3256A实现。板内接口逻辑和所有控制逻辑均采用Verilog硬件描述语言完成。

接口电路中的双口RAM用作命令、参数和数据传输，分为命令参数区和数据区。双口RAM被均分为16页，每页为4K×16Bit，前15页作为自定义的波形传输区，第16页为命令参数区。双口RAM的采用使模块的设计相对于VXI系统而言具有很大的独立性，从而使波形发生电路能够方便地移植到其它总线上。

板内主控CPU芯片选用了TI公司的TMS320F206。它主要起智能控制作用，接收通过VXI总线发来的各种命令，然后分析命令，执行命令，协调模块各部分的工作。与非智能模块相比，本模块具有明显的优越性。除了自定义波形以外，零槽控制器只需向模块发简单的命令和参数，DSP就能完成所有的功能。这样就大大减少了上位机和控制器的时间开销，使它们有更多的时间处理其它事件，有利于保证整个VXI系统可靠、协调地工作。

DSP外扩数据存储器包括一片IDT709289L和四片IDT7025S，IDT9289L的每一页映射到DSP数据区0x7000～0x7FFF，用于接口电路，页面的切换用DSP的I/O译码控制。4个IDT7025S均映射到DSP数据区0x8000～0x9FFF，分别用作四路DDS的波形存储器，4个IDT7025S的片选由DSP进行控制。DSP相关的译码及控制电路用一片EP1K10来实现。

图3

    单个通道DDS波形发生及输出部分功能框图如图4所示。

每通道的累加器及逻辑控制电路均采用一片EP1K30，用于实现累加器和步长控制字寄存器并完成板上地址译码、两级DAC控制、波形抖动补偿以及本通道的继电器控制等功能。累加器字长32位，时钟基准源频率为DSP输出频率的两倍频。第一级DAC用于波形的产生，第二级DAC用于控制输出幅度和波形正反相，并对第二级DAC输出进行了平滑滤波和放大处理。

根据系统的性能要求，输出端采用了电压隔离放大器，与总线隔离，并且四个通道各自独立。本模块总共有一个数字地和四个模拟输出地。这样，既可以保证VXI系统和其它通道的安全，又减少了模块负载和VXI系统的相互干扰。

波形数据存储器IDT7025S被等分为A、B两页，可以实现不同波形之间的无抖动切换，每页为4k×16bit。当DDS开始工作时，DSP先锋主A页写入波形数据，并在DSP的控制下产生波形；当要切换到另一种波形时，只需往B页写入另一种波形的数据，将32位累加器所产生的地址（累加器高12位）切换到B页即可。这样，可实现幅值和相位均连续的波形无抖动切换。

每个通道采用两级12Bit DAC，它们均设置为双极性电压输出。第一级DAC的参考电压源可以接内部基准或外部载波，第二级DAC的参考电压源可以接内部基准、外部载波或第一级DAC电压输出。通过对两级DAC所接参考电压源的不能设置（通过继电器进行切换），可以分别实现如下功能：

（1）用作直接输出，第二级DAC的参考电压源接内部基站。第二级DAC电压输出为：V2out=(Din2-2048)/2 12，可通过输入不同的Din2控制直流输出幅值和正负极性。

   

[1] [2]  下一页