首 页 用户登录 |  用户注册
|
|||
|
|||
| 按字母检索 | A | B | C | D | E | F | G | H | I | J | K | L | M | N | O | P | Q | R | S | T | U | V | W | X | Y | Z |
| 按声母检索 | A | B | C | D | E | F | G | H | J | K | L | M | N | O | P | Q | R | S | T | W | X | Y | Z | 数字 | 符号 |
|
|
 |
您的位置： 5VAR论文频道 → 论文中心 → 理工论文 → 电子通信 |
|
|||||
| ARINC429总线收发器芯片DEI1016的原理及应用 | |||||
收集整理：佚名 来源：本站整理 时间：2009-01-10 23:55:53 点击数：[]  |
|||||
|
一般情况下，作为Ｉ／Ｏ外设的ＤＥＩ１０１６的读写速度要比ＣＰＵ慢，因此，应该用一个状态机进行速度匹配以便为ＣＰＵ产生ＲＥＡＤＹ信号。在发送使能信号ＴＸ４２９ＥＮ的控制下可以简单地把发送准备好信号 ＴＸ４２９ＲＤＹ反相后输出。亦即只要ＤＥＩ１０１６发送器有空闲，就允许发送。ＤＥＩ１０１６的发送器包括一个ＦＩＦＯ，它可以存储８个３２－Ｂｉｔ的４２９数据字。当ＣＰＵ填充ＤＥＩ１０１６的发送ＦＩＦＯ字数达到自定数目如８个时，系统将使能发送以发出ＦＩＦＯ中的数据。其实现逻辑用Ａｂｅｌ语言简写如下 ＩＳ，ＲＤ，ＷＲ ｐｉｎ； ／／ ＣＰＵ方的Ｉ／Ｏ操作、读写信号，皆为低有效． ＩＯＡｄｄｒ＝[Ａ２，Ａ１，Ｘ]； ／／ ＣＰＵ方Ｉ／Ｏ地址 ＥＮＴＸ４２９Ａ＝！ＴＸ４２９ＡＲＤＹ； ／／ ＡＲＩＮＣ４２９ 发送使能． ／／ 读 第一路 ＡＲＣＩＮ４２９ 接收寄存器 高低字． ！ＲＤ４２９Ａ ＝！ＩＳ ＆ ！ＲＤ ＆ （（ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＡＬＷ） ＃ （ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＡＨＷ））； ／／ 读 第二路 ＡＲＣＩＮ４２９ 接收寄存器 高低字． ！ＲＤ４２９Ｂ ＝ ！ＩＳ ＆ ！ＲＤ ＆ （ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＢＬＷ） ＃ ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＢＨＷ）； ／／ 写 第一路 ＡＲＣＩＮ４２９ 发送寄存器 高低字． ！ＷＲ４２９ＡＬ ＝ ！ＩＳ ＆ ！ＷＲ ＆ （ＩＯＡｄｄｒ ＝＝ ＴＸ４２９ＡＬＷ）； ！ＷＲ４２９ＡＨ ＝ ！ＩＳ ＆ ！ＷＲ ＆ （ＩＯＡｄｄｒ ＝＝ ＴＸ４２９ＡＨＷ）； ／／ 写 ＤＥＩ１０１６ 控制寄存器． ！ＷＲ４２９ＡＣＷ ＝ ！ＩＳ ＆ ！ＷＲ ＆ （ＩＯＡｄｄｒ ＝＝ ＣＲ４２９Ａ）； ！ＩＮＴ ＝ ！ＲＸ１ＲＤＹ ＃ ！ＲＸ２ＲＤＹ； ／／ ２路接收准备好共享中断请求． …… 该模块有一路发送和两路接收。发送数据不需要用中断来解决。而当２路接收共享一个中断时，可能会出现覆盖而丢掉某一路数据的情况，也可能使边沿触发的中断失效而不再接收任何数据。其波形示意图如图６所示。图中，在Ａ点，当第一路准备好Ｒｘ１ＲＤＹ为低时 （Ｌ），ＸＩＮＴ有效以引起中断，ＣＰＵ响应中断处理，同时在ＡＢ之间判定为第一路有效并开始处理。当处理到Ｂ点时，第二路接收准备好引起中断。但此时ＸＩＮＴ已经有效，故不会引起电平变化，中断响应程序继续进行，并在Ｃ点退出，此时并没有处理第二路接收。如果中断请求是电平 Ｌｅｖｅｌ 敏感，中断处理退出后还可以再次进入，但这会有相当的系统开销。若中断请求是边沿ｅｄｇｅ触发，那么在Ｃ点退出之后，由于未处理第二路接收，所以中断请求 ＩＮＴ一直保持电平有效，但不能产生边沿跳变翻转，中断触发条件永远不能满足，系统处于死锁状态，从而使两路数据全部丢失。 对于这一问题，其实质性的解决办法需要“软硬兼施”。可以将图４ 中ＤＥＩ１０１６的Ｒｘ１ＲＤＹ、Ｒｘ２ＲＤＹ等状态信号同时送达ＣＰＵ以组成只读“状态寄存器”，供ＣＰＵ中断响应时查询。 由以上分析可知，对于ＡＲＩＮＣ４２９数据通讯系统，在具体的电路设计及软件算法中均应考虑收发数据的丢失问题。 | |||||
| 提供人：佚名 | |
| 【返回上一页】【打 印】【关闭窗口】 | |
 中查找“ARINC429总线收发器芯片DEI1016的原理及应用”更多相关内容
|
5VAR论文频道 |
 中查找“ARINC429总线收发器芯片DEI1016的原理及应用”更多相关内容
|
5VAR论文频道 |
 文章-网友评论：（评论内容只代表网友观点，与本站立场无关！） |
| 关于本站 -
网站帮助 -
广告合作 -
下载声明 -
网站地图
Copyright © 2006-2033 5Var.Com. All Rights Reserved . |
小
大
