为 CPU 和软件计时 DCO 的启动时间，所以嵌入式实时计时功能可作为一次简单的中断而得以实现，对整体性能毫无影响。基本实时计时功能所需的 CPU 周期应低于 100。如果以额定的 1MHz 频率对 CPU 进行计时，则实时计时功能的工作时间为每秒钟 100μs（即百分比为 0.0001）。假如处于工作状态的 CPU 电流为 250μA，实时计时功能使整个系统功耗预算的增加不到 25nA。

混合信号的灵活性
---在集成方面混合信号快闪 MCU 的性能令人赞叹，但是几乎没有应用会牺牲集成度来获得模拟性能以及设计的灵活性。应用空间广阔的产品可获得更高的投资回报，从芯片制造商的角度看是最理想的。为了解决灵活性问题，混合信号快闪 MCU 利用内在的可编程性，提供了对应于固定功能的可配置软件模拟外设。
---嵌入式 ADC 实现对输入渠道、采样时间、采样速率以及电压基准源的完全控制。利用软件选择所需的专用功能。DAC 提供了选择输出格式、触发源、多个 DAC 分组的功能，还提供了配置模拟输出缓冲器实现功率与驱动最佳平衡的功能。OA 通常是任何设计中最特殊也是最关键的模拟组件之一，它有数个寄存器，实现包括建立时间、轨至轨输入以及反馈电阻在内的完全可编程性。利用多个嵌入式 OA，可以很容易地实现差分放大器与仪器放大器等复杂电路。
---借助基于快闪 MCU 的 ASSP，可以为所有模拟与数字外设模块进行软件配置，这样可以不断增强应用直至最终产品出厂。不仅不会发生较长的 ASIC 供货周期这样令人头痛的事情，而且也不会产生重新设计的成本。此外，利用基于快闪的配置，相同的硬件可重复用于数种最终产品。例如，可能会将一种产品提供给要求不同用户接口的数个不同地区。利用快闪存储器，可以嵌入特定区域配置。基于快闪的产品还可提供现场升级功能，可在以后对其进行编程。

更优的性能表现
---将混合信号外设特性直接嵌入基于快闪 MCU 的 ASSP 中可以消除分离外接器件间接口所需的开销，从而提高系统性能。例如，外部数据转换器与 MCU之间的共用接口就是一个同步外设接口 (SPI) 总线。SPI 至少要占用板级空间，并需要带有四个信号引脚的 MCU 串行端口，这些信号引脚是：芯片选择、时钟、数据输入、数据输出。更高成本在于为 SPI 中断服务子程序提供服务的软件开销，通常在中断开销及存储接收与发送数据所需的50个系统 CPU 周期范围内。在 100ksps 的 ADC 采样率与每样本 50 个周期的软件开销情况下，MCU 必须保留 500 万个周期或 MIPS。利用嵌入式数据转换器，软件服务就如同读取单个寄存器，然后将读取结果传送至存储器中一样简单，从而将系统周期缩短 50%,也可将功耗进一步降低 50％ 以上。
---为了进一步提高性能，同时降低功耗，诸如 MSP430FG43x 等新型 ASSP 均包括了直接内存存取 (DMA) 控制器。DMA可在嵌入式混合信号外设之间提供最佳结合 (ultimate glue)，从而实现全面可配置的自动化无 CPU 参与数据传输。采用诸如数据转换器这样的外设可以显著增强 DMA 的性能,这些转换器可以周而复始地将数据从存储表中移进移出。利用DMA，每次传输仅要求两个系统周期，与连接外部器件的系统相比，系统开销降低了 25 倍。利用 DMA，可将新的可用系统资源重新分配给更高级的细分功能，或用于实现显著延长的待机时间间隔，降低延长电池使用寿命所需的功耗。

总结
---如今，开发基于混合信号快闪 MCU、能快速投入市场、具有紧密封装以及更高精确度模拟的 ASSP 要求富有全新的思维方式。一流的 MCU 式线上电路模拟器 (ICE) 被嵌入式模拟所取代。小型嵌入式模拟逻辑内核驻留在实际的 ASSP 自身上，通过业界标准的 JTAG 接口可对其进行访问。嵌入式模拟对高性能混合信号系统变得日益重要，这些系统必须保持微伏模拟信号的完整性。笨重的 ICE 几乎不可能实现高精度信号的完整性，它对连线干扰非常敏感。
---借助嵌入式模拟技术，从开发一开始，硬件工程师即可潜心开发实际的生产系统并进行调试。将 ISP 快闪存储器的卓越灵活性与普通的嵌入式模拟相结合，使设计一开始就能够实现当今混合信号 ASSP 真正的系统级开发，从而不仅可降低成本而且还能进一步简化开发工作，加速开发进程。