首 页 用户登录 |  用户注册
|
|||
|
|||
| 按字母检索 | A | B | C | D | E | F | G | H | I | J | K | L | M | N | O | P | Q | R | S | T | U | V | W | X | Y | Z |
| 按声母检索 | A | B | C | D | E | F | G | H | J | K | L | M | N | O | P | Q | R | S | T | W | X | Y | Z | 数字 | 符号 |
|
|
 |
您的位置： 5VAR论文频道 → 论文中心 → 理工论文 → 电子通信 |
|
|||||
| 集成PWM控制器在不间断电源系统中的应用 | |||||
收集整理：佚名 来源：本站整理 时间：2009-01-10 22:50:28 点击数：[]  |
|||||
|
频率的系统模块。它作为高性能系统的骨干总线，主要用于连接高性能和高吞吐量设备之间的连接，如CPU、片上存储器、DMA设备和DSP或其它协处理器等。其主要特性如下： ◇支持多个总线主设备控制器； ◇支持猝发、分裂、流水等数据传输方式； ◇单周期总线主设备控制权转换； ◇32~128位数据总线宽度； ◇具有访问保护机制，以区分特权模式和非特权模式访问，指令和数据读取等； ◇数据猝发传输最大为16段； ◇地址空间32位； ◇支持字节、半字和字传输。 AMBA的ASB适用于高性能的系统模块。在不必要适用AHB的高速特性的场合，可选择ASB作为系统总线。它同样支持处理器、片上存储器和片外处理器接口与低功耗外部宏单元之间的连接。其主要特性与AHB类似，主要不同点是它读数据和写数据采用同一条双向数据总线。 AMBA的APB适用于低功耗的外部设备，它已经过优化，以减少功耗和对外设接口的复杂度；它可连接在两种系统总线上。其主要特性如下： ◇低速、低功耗外部总线； ◇单个总线主设备控制器； ◇非常简单，加上CLOCK和RESET，总共只有4个控制信号； ◇32位地址空间； ◇最大32位数据总线； ◇读数据总线与写数据总线分开。 2 Wishbone总线 Wishbone最先是由Silicore公司提出的，现在已被移交给OpenCores组织维护。由于其开放性，现在已有不少的用户群体，特别是一些免费的IP核， Wishbone总线规范是一种片上系统IP核互连体系结构。它定义了一种IP核之间公共的逻辑接口，减轻了系统组件集成的难度，提高了系统组件的可重用性、可靠性和可移植性，加快了产品市场化的速度。Wishbone总线规范可用于软核、固核和硬核，对开发工具和目标硬件没有特殊要求，并且几乎兼容已有所有的综合工具，可以用多种硬件描述语言来实现。 Wishbone总线规范的目的是作为一种IP核之间的通用接口，因此它定义了一套标准的信号和总线周期，以连接不同的模块，而不是试图去规范IP核的功能和接口。 Wishbone总线结构十分简单，它仅仅定义了一条高速总线。在一个复杂的系统中，可以采用两条Wishbone总线的多级总线结构：其一用于高性能系统部分，其二用于低速外设部分，两者之间需要一个接口。这个接口虽然占用一些电路资源，但这比设计并连接两种不同的总线要简单多了。用户可以按需要自定义Wishbone标准，如字节对齐方式和标志位（TAG）的含义等等，还可以加上一些其它的特性。Wishbone的一种互连结构如图。 灵活性是Wishbone总线的另一个优点。由于IP核种类多样，其间并没有一种统一的间接方式。为满足不同系统的需要，Wishbone总线提供了四种不同的IP核互连方式： ◇点到点（point-to-point），用于两IP核直接互连； ◇数据流（data flow），用于多个串行IP核之间的数据并发传输； ◇共享总线（shared bus），多个IP核共享一条总线； ◇交叉开关（crossbar switch）（图2），同时连接多个主从部件，提高系统吞吐量。 还有一种片外连接方式，可以连接到上面任何一种互连网络中。比如说，两个有Wishbone接口的不同芯片之间就可以用点到点方式进行连接。 Wishbone总线主要特征如下： ◆ 所有应用适用于同一种总线体系结构； ◆ 是一种简单、紧凑的逻辑IP核硬件接口，只需很少的逻辑单元即可实现； ◆ 时序非常简单； ◆ 主/从结构的总线，支持多个总线主设备； ◆ 8~64位数据总线（可扩充）； ◆ 单周期读写； ◆ 支持所有常用的总线数据传输协议，如单字节读写周期、块传输周期、控制操作及其它的总线事务等； ◆ 支持多种IP核互连网络，如单向总线、双向总线、基于多路互用的互连网络、基于三态的互连网络等； ◆ 支持总线周期的正常结束、重试结束和错误结束； ◆ 使用用户自定义标记（TAG），确定数据传输类型、中断向量等； ◆ 仲裁器机制由用户自定义； ◆ 独立于硬件技术(FPGA、ASIC、bipolar、MOS等)、IP核类型（软核、固核或硬核）、综合工具、布局和布线技术等。 3 Avalon总线 Avalon总线是Altera公司设计的用于SOPC（System On Programmable Chip，可编程片上系统）中，连接片上处理器和其它IP模块的一种简单的总线协议，规定了主部件和从部件之间进行连接的端口和通信的时序。 Avalon总线的主要设计目的如下：① 简单性，提供一种非常易于理解的协议；② 优化总线逻辑的资源使用率，将逻辑单元保存在PLD（Programmable Logic Device，可编程逻辑器件）中；③ 同步操作，将其它的逻辑单元很好地集成到同一PLD中，同时避免复杂的时序。 传统的总线结构中，一个中心仲裁器控制多个主设备和从设备之间的通信。这种结构会产生一个瓶颈，因为任何时候只有一个主设备能访问系统总线。Avalon总线的开关构造使用一种称之为从设备仲裁（Slave-side arbitration）的技术，允许多个主设备控制器真正地同步操作。当有多个主设备访问同一个从设备时，从设备仲裁器将决定哪个主设备获得访问权。图3是一个多主设备同时访问存储器的例子。在此系统中，高带宽外设，如100M以太网卡，可以不需暂停CPU而直接访问 Tags： |
|||||
| 提供人：佚名 | |
| 【返回上一页】【打 印】【关闭窗口】 | |
 中查找“集成PWM控制器在不间断电源系统中的应用”更多相关内容
|
5VAR论文频道 |
 中查找“集成PWM控制器在不间断电源系统中的应用”更多相关内容
|
5VAR论文频道 |
 文章-网友评论：（评论内容只代表网友观点，与本站立场无关！） |
| 关于本站 -
网站帮助 -
广告合作 -
下载声明 -
网站地图
Copyright © 2006-2033 5Var.Com. All Rights Reserved . |
小
大
大多数都采用Wishbone标准。