首 页 用户登录 | ![]() |
|||
|
|||
按字母检索 | A | B | C | D | E | F | G | H | I | J | K | L | M | N | O | P | Q | R | S | T | U | V | W | X | Y | Z |
按声母检索 | A | B | C | D | E | F | G | H | J | K | L | M | N | O | P | Q | R | S | T | W | X | Y | Z | 数字 | 符号 |
|
![]() |
您的位置: 5VAR论文频道 → 论文中心 → 理工论文 → 电子通信 |
|
|||||
传输系统中的时钟同步技术 | |||||
收集整理:佚名 来源:本站整理 时间:2009-01-10 22:49:24 点击数:[] ![]() |
|||||
(f1 到 f4),一个用于高频带测量滤波器(f3 到 f4)。数值 f1 指可在线路系统的 PLL 中使用的输出时钟信号的最窄时钟截止频率。低于此带宽的频率的抖动将通过系统,而较高频率的抖动则被部分吸收。数值 f3 表示输入时钟捕获电路的带宽。高于此频率的抖动将导致校准抖动。校准抖动造成光功率损失,需要额外光功率以防各种恶化。因此限制发射机端高频带频谱的抖动十分重要。 ![]() 图6,典型传输系统的接收机接口 系统时钟输出相位扰动对收发器的影响 一个时钟的输出相位变化可以通过分析其 MTIE 信息获得。漂移产生(在自由振荡模式和同步模式中)主要指系统中所用时钟振荡器的长期稳定性,在自由振荡模式中系统的稳定性仅受振荡器的稳定性影响。除了漂移产生之外,输出时钟相位还受到大量系统不规则特性的影响。 特别是对一个系统同步器而言,将参考源从一个不良或恶化参考时钟转换到一个正常参考时钟可能会导致输出相位扰动。传输用高速 PLL 中使用的传统 VCO(压控振荡器)在改变参考时钟时采用了切换电容器组的方法。这种切换转换会对输出时钟造成暂时的相位偏移。采用超低抖动时钟倍频器电路可以解决这个问题。 高性能网络时钟在系统的所有参考时钟都失去时采用一种称为“保持”的机制。这是通过记忆存储技术产生系统最后一个已知良好参考时钟来实现的。进入和退出保持模式可能会对输出造成相位扰动。当处于保持模式中时,由于准确频率的再生不够精确,因此会继续产生输出相位误差。集成电路技术的进步已使保持精度达到了 0.01ppb。输入参考时钟恶化和对系统的维护测试(不会导致参考时钟切换)过少,也会造成输出相位扰动。 系统输出扰动是有限的,取决于系统在较低层次可以接受的输入容限。例如,符合 G.813 选项 1 的时钟,其相位扰动中所允许的相位斜率和最大相位误差被限制为 1μS,最大相位斜率为 7.5ppm,两个 120ns 相位误差段,其余部分的相位斜率为 0.05ppm。这些数字对应于 G.825 标准规定的输入抖动容限,该标准描述了在 SDH 网络内对抖动和漂移的控制。 当输出相位被扰动时,将相位误差的幅度和速率保持在标准组织所建议的极限之内,可确保在端到端系统中对信号恶化进行妥善处理,从而避免数据损坏或丢失。例如,当系统同步器进行参考时钟切换时,如果输出相位误差位于规范要求之内,同步器就可实现“无间断”参考时钟切换,指示存在缓冲器溢出或欠载,造成指针移动、位调整或滑动。 结论 网络同步和时钟产生是所有高速传输网络系统中最重要的部分。本文论述了时钟恶化的不同类型,主要是抖动和漂移。文章还详细论述了造成上述恶化的原因,以及它们如何影响传输系统。对时钟子系统进行系统性设计和实现,将提高整个系统的性能,降低误码率,易于集成,提供更高的传输质量和效率。 |
提供人:佚名 | |
【返回上一页】【打 印】【关闭窗口】 |
![]() |
5VAR论文频道 |
![]() |
5VAR论文频道 |
![]() |
关于本站 -
网站帮助 -
广告合作 -
下载声明 -
网站地图
Copyright © 2006-2033 5Var.Com. All Rights Reserved . |