比较单一，无法实现复用。因此，模糊控制迟早门中的模糊控制器不适于用通常的设计方案。为了减小占用的芯片面积，模糊控制器采用了如下的设计思路：首先，确定输入输出精确量的比特数；然后离线计算模糊控制表，即获得一张输入输出精确量之间的真值表；最后，将这张真值表化简为逻辑方程。这样，模糊控制器就可以用简单的组合逻辑来实现。获得逻辑方程后，可以用硬件描述语言编写程序，然后在ＦＰＧＡ开发系统中对编好的程序和描述迟早门其它部分的程序进行编译。如果编译成功，ＦＰＧＡ开发系统会生成一个ＦＰＧＡ芯片的配置文件，将这个配置文件通过配置电缆下载到芯片里，就能最终得到一个实现模糊控制迟早门的芯片。

基于模糊控制的迟早门已经在Ａｌｔｅｒａ公司的ＥＰ２０ＫＥ２００ＥＦＣ４８４－２Ｘ芯片上得到了成功验证，并运用到Ｂｌｕｅｔｏｏｔｈ基带处理器中。Ｂｌｕｅｔｏｏｔｈ每个基带数据帧头部只有４个供同步用的比特，也就是说，基于模糊控制的迟早门可以在４个比特的时间内实现同步，无需增加额外的同步比特。

基于模糊控制的迟早门由于在控制回路中引入了模糊逻辑，从而在迟早门的同步速度和相位抖动之间取得了很好的折衷，其性能要明显优于传统的迟早门。在模糊控制迟早门的ＦＰＧＡ实现中采用了离线计算和将控制表转化成逻辑方程的方案，在不影响模糊控制功能的情况下尽可能地降低了由于引入模糊控制而导致的硬件逻辑资源的增加。