3.2 数据采集电路

由于选择了并进串出的FIFO，最好选择并行输出的A/D变换器，要求单电源供给，故选择了AD公司的AD7472，分辨率为12位，低功耗，电源供电范围为2.7～5.25V。AD7472转换器可以工作于三种模式：（1）高速采样模式（High Sampling）；（2）睡眠模式（Sleep Mode）；（3）猝发模式（Burst mode）。由于系统的采样频率不高（4kHz），所以利用AD7472的猝发模式，它与第二种模式相同，只是输入时钟（CLK IN）不连续，仅在转换期间才提供时钟信号，这样能够减少功耗。

在此模式下，当CONVST上升沿到来时，转换器进入苏醒期需1μs的时间（tWAKEUP），在这个期间如果CONVST的下降沿已到来，A/D并不立即进入转换期，直到1μs之后；如果1μs之后下降沿才到来，则转换器在下降沿到来的时刻开始转换，整个转换需14个时钟周期。值得注意的是：当BUSY信号为高后，时钟信号应在两个时钟周期内出现，且在转换期间不能改变数据总线的状态。实际设计采样频率与读数控制电路的时序如图3。CONVST信号频率即采样频率为4kHz，周期250μs，正向脉宽2μs，即A/D苏醒之后，再过1μs才开始数据转换，RD信号正是利用这1μs对A/D进行读数操作。

3.3 同步帧电路设计

由于系统将一转中采集的数据记录在FIFO存储器中，并且数据传输方式为无线串行通讯，所以需要将数据以帧的形式开，以便于接收部分的解码。作者设计了16位的同步码，最高位为低，用于分区帧与帧的数据；最低位也设为低，用于分开同步帧与数据，并为解码提供移位脉冲产生时间。一帧数据除同步码以外，由8个16位采样数据组成，总共112个比特。产生步码的电路如图4。

图6 取数据控制电路

    3.4 监测码编码器和帧结构

FIFO存储器字长为16位，A/D转换器为12位，还剩余4比特。为了增强数据的可信度和数据的纠错能力，设计了4个监测码，分布在数据的两侧，如图5。4个监测码锁存在元件74L5243里，每一个写信号到来时，都需写入4位监测码。由于这4个监测码分布在12位数据的两侧，在接收端接收到数据后，首先检测这4个监测码；如果监测码无误，则接收到的数据可信；如果有误，则有可能前移一位或后移一位。若通过这样的修正后，这4位监测码与实际相符，则可修正数据。若不相符，则该数据不可言。

3.5 取数控制电路

由于采用猝发方式进行数据传输，只有当发射管进入通讯窗口，发射管和接收管建立了数据链接，方可进入数据传输。红外发射管可以接收取数指令，并送给计数器进行计数，如果计数器计满了8个，表明取数指令已到，发射管正通过通讯窗口，则传输链接建立。4013被触发，取数时钟SOCP打开，将FIFO中所有的数据传送给接收器。取数控制电路如图6。

上述发射部分的电路设计，经仿真实验证明，达到了对信号进行猝发的设计目的。