|
数据输入端Ｄａｔａ输入的数据在时钟输入Ｃｌｏｃｋ 的上升沿逐次移入２１ｂｉｔ的移位寄存器且ＭＳＢ(Ｍ１６)在先，因此，当ＬＥ为高时，数据送入由图４所示的最后２位地址位所决定的２１ｂｉｔ移位寄存器的相应地址中。比如，当程序对计数器Ａ１进行控制 时，送入寄存器的最后两比特(Ｓ０, Ｓ１)应为(１,１)，计数器Ａ１中的５比特位可以按表２设置。因此，在正常情况下，即使不用ＰＬＬ２ＩＦ Ｓ１６也应设为０。应注意的是，ＰＥ３２９３的工作模式、鉴相器极性和功率控制均可以由Ｃ１０～Ｃ１４和Ｃ２０～Ｃ２４来控制。
表2 PE3293的计数器设计表 | 分频比 | MSB | | | | LSB | 地址位 | | | S11 | S10 | S9 | S8 | S7 | S1 | S0 | | | A14 | A13 | A12 | A11 | A10 | 1 | 1 | | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | | 2 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | | - | - | - | - | - | - | 1 | 1 | | 31 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
在该频率合成器的程序控制中，如果控制引脚处于低阻状态，将有可能产生频率波动现象，这种情况可以通过５１Ω的串联电阻来解决。在图５中，第１、７、１３、１９和２３为保留引脚，可以将其连接到地或电源。为了获得最好的效果，Ｃｉｎ１（第５脚）应尽可能地靠近这些引脚，并对ＶＣＯ部分接地引线采用ＲＦ布局布线技术，以免引入干扰。
５ 结语 本文介绍了ＰＥ３２９３的基本原理和应用方法，利用该专用集成芯片设计的频率合成器具有较好的相位噪声特性、锁定时间和抑制寄生输出。在偏置为１ｋＨｚ时，该器件的相位噪声小于６０ｄＢｃ／Ｈｚ，寄生输出小于－７０ｄＢｃ；步进为１００ｋＨｚ时，锁定时间小于２．３ｍｓ。 | 
用户注册
中查找“高性能锁相环PE3293及其应用”更多相关内容
中查找“高性能锁相环PE3293及其应用”更多相关内容
文章-网友评论：（评论内容只代表网友观点，与本站立场无关！） 
小
大