[本篇论文由上帝论文网为您收集整理，上帝论文网http://paper.5var.com将为您整理更多优秀的免费论文，谢谢您的支持]
摘要：ADS1202是美国德州仪器公司（TI）生产的1-Bit 10MHz 2阶Δ-∑精密信号调节器芯片。文中详细介绍了ADS1202的技术特点、内部结构、工作原理和实际应用方法，同时提高了在设计电路时使用ADS1202需要特别注意的技术问题。

    关键词：Δ-∑精密调节器 A/D变换 测量 ADS1202

1 概述

ADS1202是一种高精度、80dB动态范围的Δ-∑调节器，其工作电源为+5V。该芯片的差分输入端可直接与传感器或低电平信号相连，并具有合适的数字滤波器和调制速率，可以完成16-bit模数变换（A/D），而且不会遗漏代码。在调节速率为10MHz、数字滤波器带宽为10kHz情况下，该器件可保持12bit的有效分辨率。ADS1202适合用于中等分辨率的测量，其应用领域包括：电机电枢电流测量、通用电流测量、精密转换测量、工业过程控制、重量测量、印刷和便携仪器、压力传感器测量等。

2 主要特性及内部结构

ADS1202是单通道、2阶、CMOS模拟调节器，主要特性如下：

*具有16bit分辨率；

*具有13bit线性度；

*具有分辨率/速度交替切换功能：10bit有效分辨率时具有20μs的信号延迟；12bit有效分辨率时具有77μs的信号延迟；

*使用5V单电源是的输入范围为±250mV；

*增益误差为2%；

*具有四种不同方式的串行接口；

*可由分解相位或曼彻斯特译码实现成对的二进制译码，适用于一线接口连接。

    ADS1202采用8脚TSSOP封装，其外形和管脚排列图1所示，各管脚的功能如表1所列，由于ESD可能造成器件损坏，故在使用时要采取适当的防范措施。

表1 管脚功能

ADS1202的内部电路结构如图2所示，从图中可以看出：该芯片由2阶Δ-∑调节器、20MHz的RC振荡器、接口电路、2.5基准电压源以及一个缓冲器组成。应用时，芯片的工作电压不允许超过6V，数字输入电压范围：GND-0.3V~VDD+0.3V，模拟输入电压范围：GND-0.4V~VDD+0.3V，芯片的功耗为0.25W。

3 工作原理

ADS1202用一个用关电容电路来完成差分模拟输入，这个开关电容可实现2阶调节过程，它可将输入信号数字经为一个1-bit数字流。取样时钟信号（MCLK）提供开关电流网络，而调帛时钟信号用于A/D变换过程，也作为输出的数据帧时钟，时钟源可位于芯片内部也可位于芯片外部。时钟的差频允许随着解决方案和信号带宽变化。模拟输入信号被调节器连续取样并与内部基准电压进行比较。数字流出现在变换器的输出端，它精确地表示了模拟输入电压随时间的变化情况。

3．1 模拟输入

ADS1202的模拟输入完成基于微分调节器结构。这个输入级可实现低系统噪音、高共模抑帛比（90dB）和极佳的电源抑制比。模拟输入端的输入阻抗由输入电容和调节器的时钟频率决定，调节器的时钟频率也是调节器的取样频率。ADS1202的基本输入结构如图3所示，输入阻抗和调节器时钟频率之间的关系是：

AIN（Ω）=10 12/7fMCLK(MHz)

    设计中应考虑输入阻抗的影响，由于输入级的源极阻抗很高。因此，信号经过这个外部源极阻抗时将有一部分损失。对ADS1202的模拟输入信号有两个限制，一是决不允许进出模拟输入端的电流超过10mA。二是绝对输入电压要保持在规定的范围内，如果输入电压超过了此限制，变换器前端的保护二极管将导通。此外，把加到任一输入端上的电压维持在规定的-320mV~+320mV范围内时，可确保器件的线性度。

3．2 调节器

在以方式3工作时，调节器的取样频率（CLK）范围在几MHz~12MHz之间。根据时钟应用的要求可以减小MCLK频率，但外部的MCLK必需为调节器频率的两倍。调帛技术基于2阶、充电平衡A/D变换器，其设计构想如图4所示。1bit数据变换器（DAC）的模拟输入电压和输出电压被积分后，在X2和X3处提供了一个模拟电压。这一模拟电压出现在他们各自的积分器上，这些积分的输出以正或负方向变化。当X4处的信号值等于比较器的基准电压时，比较器的输出从负变为正或从正变为负由它的初始状态决定。当比较器的输出值从高变为低时，1bit DAC对下一个时钟脉冲的响应由X6处的模拟输出电压充电决定，促使积分相应的方向进行。调节器对积分器前端的反馈将迫使积分器输出端的值去跟踪输入的平均值。

    3．3 数字输出

当一个外部时钟提供给MCLK时，它被用来作为芯片的系统时钟，也可作为数据输出的帧时钟。调节器输出端的数据是一个串行流，可通过MDAT管脚在MCLK的下降沿读取。理论上，0V的输入差分信号将产生一连串1和0，其中50%的时间是高电平，50%的时间是低电平。而256mV的差分输入信号将产生一连串1和0，其中80%的时间是高电平；相应的，-256mV的差分输入信号以及产生的一串1和0中，有20%的时间是高电平，输入电压与输出调制信号的关系如图5所示。

3．4 数字接口电路

使用加到调节器的时钟信号（CLK）对与Δ-∑调节器输入端相连的模拟信号进行变换，以从Δ-∑调节器输出数据。大多数应用中，将Δ-∑调节器和DSP或单片机直接相连以提供两个标准信号。MDAT和MCLK信号提供了最简易的连接方法，如果要减少连线的数量，两个信号有时不是最理想的解决办法。

在精确取样瞬间，接收器、DSP或其它控制设备必须对来自调节器的输出数据信号进行取样。要做到这一点，必须对接收器的时钟信号进行取样，以便与发送器的时钟信号同步。而Δ-∑调节器时钟信号、接收器、滤波器、以及时钟必须同步。可用三种方式来获得这种同步：第一种方式是用Δ-∑调节器和滤波器接收来自主时钟的时钟信号；第二种方式是由Δ-∑调节器发送与数字信号在一起时钟信号；第三种方式是用滤波器获得来自接收波形本身的时钟信号。最佳的解决方案是使用带有灵活接口的Δ-∑调节器ADS1202，它在输出线MCLK和MDAT上可能提供灵活的输出形式，因此适用于不同的工作方式。可用控制信号管脚M0和M1来选择提供的信号类型。

   

[1] [2]  下一页