首 页       用户登录  |  用户注册
设为首页
加入收藏
联系我们
按字母检索 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
按声母检索 A B C D E F G H J K L M N O P Q R S T W X Y Z 数字 符号
您的位置: 5VAR论文频道论文中心理工论文电子通信
   下一代网络设备核心单元——网络处理器应用研究      ★★★ 【字体: 】  
下一代网络设备核心单元——网络处理器应用研究
收集整理:佚名    来源:本站整理  时间:2009-01-10 22:18:05   点击数:[]    

进行匹配。输入为需要匹配值和分组字段值,输出为某个确定逻辑值。(2)检索:根据某个关键字查找数据。通常与模式匹配联合使用,用于查找表中的某个特定数据项。数据结构和算法取决于关键字的大小和需要搜索的类型(一对一或一对多)。(3)计算:对不同协议,数据分组的计算处理差异很大。如:IPSEC中需要对整个分组进行加密、解密、鉴别等计算;而多数协议都要求进行CRC效验计算。(4)数据处理:对分组报头的修改便视为数据处理。如:数据分组的分割、重组;IPV4中的TTL字段每跳减一修改。(5)队列管理:对进出的协议数据单元进行存储和出入管理。负责实现数据报文在分组分割/重组的存储操作,以及与QOS相关的流量整形和流量工程策略。(6)控制处理:通常涉及不需要线速执行的管理任务,如:异常处理、表更新、统计数据汇总等。

通过继承ASIC和RISC分层处理合理思想,NP将网络处理任务划分为控制面和数据面两个层次:控制面负责非实时性的管理和策略控制任务,数据面负责承载高速多变的数据分组处理。目前NP主要任务是进行数据分组的线速分析、处理及转发,通过上述六种基本操作组合,实现以下功能:协议识别/分类、数据包拆分/重组、排队/接入控制、流量整形/流量工程、数据包修正、差错检测。随着SOC技术发展,NP将集成更多设备级功能。

4 网络处理器体系结构简介

4.1 Intel公司IXP1200网络处理器介绍

IXP1200系列是Intel公司IXA架构的核心产品,组成如下:1个主频最高可达232MHz的处理核心StrongARM;6个RISC结构的可编程微引擎,每个微引擎又包含4个硬件线程;64位IX Bus;32位的SRAM接口单元,工作频率为核心频率的一半;64位的SDRAM接口单元,工作频率为核心频率的一半;32位PCI总线接口单元,最高66MHz。

主要特点为:

(1)并行处理:六个微引擎和一个StrongARM构成

IXP1200的计算资源,共享相同资源,包括:SDRAM,SRAM,PCI,IX Bus等。微引擎和StrongARM均为RISC处理器,并行工作。StrongARM负责协议控制层面任务和微引擎管理。微引擎负责数据层面的高速数据分组处理,通过对六个微引擎/24个硬件线程分配不同功能的微码程序,可以实现网络负荷的动态/静态调配。微码程序的可重载性为系统软件升级提供了极大方便。

(2)分布式数据存储结构:每个微引擎独立使用256个32位寄存器。其中128个寄存器是传送寄存器集。每个微引擎将数据载入自己的传送寄存器集,对传送寄存器集进行操作,然后通过传送寄存器集写到数据目的地。数据载入传送寄存器集后,微引擎可在单指令周期完成访问。

(3)硬件多线程:每个微引擎有4个编程计算器,支持4个硬件线程。每个线程可以执行相同或不同的微码程序,采用内部线程通信机制实现线程同步,提高系统效率。微码指令采用5级流水线机制,执行周期为1个时钟周期。

(4)主动内存管理:SDRAM和SRAM支持多个读写队列进行优先级排队以优化带宽。允许StrongARM和6个微引擎/24个线程同时提交对内存单元的读写请求,内存单元根据特定优化指令对读写请求硬件优先级排队。用户可自定义内存管理优化策略

(5)多层并发性:通过多个独立数据总线和控制总线,可以实现数据并发移动:SDRAM单元和微引擎或IX BUS单元之间的双向同时读写;SRAM单元和微引擎或IX BUS单元之间的双向同时读写;SDRAM单元和PCI单元之间读写;IX BUS单元和微引擎之间读写。

(6)块数据移动:每个微引擎分配很大的寄存器集,单个指令就可以实现功能单元之间64个字节的数据块移动,和功能单元与IX BUS之间128个字节的数据块移动。块数据移动在充分利用微引擎计算资源的同时,还可以减小微码程序规模。

(7)可扩展性:多个IXP1200处理器可以通过IX BUS总线互联,从而有效增加处理系统处理能力和数据带宽;ATM、E1/T1、Ethernet MAC等数据接口可以通过IX BUS总线接入IXP1200;微引擎的微码程序存储空间具有可扩展性。

4.2 IBM公司NP4GS3网络处理器介绍

NP4GS3网络处理器是IBM PowerNP网络处理器家族的高端产品,支持2.5Gbps的网络应用,由以下模块组成:(1)EPC:嵌入式处理器组是NP核心部件,包含16个协议处理器,可同时执行32个线程,具有并行处理32个数据分组的能力。为提高性能,采用硬件加速器实现树搜索、帧转发、帧过滤、CRC计算及其他功能。(2)Embedded PowerPC:负责NP非实时管理控制,包括特殊帧处理、配置、盒管理和高层协议处理。同时集成PCI接口,可以满足用户集成其他新器件的需求。(3)Ingress EDS:对来自物理层设备的数据分组进行入队、出队、调度,然后送到交换组织

上一页  [1] [2] [3] [4]  下一页


Tags:


文章转载请注明来源于:5VAR论文频道 http://paper.5var.com。本站内容整理自互联网,如有问题或合作请Email至:support@5var.com
或联系QQ37750965
提供人:佚名
  • 上一篇文章:在CPLD管理下实现高效多串口中断源

  • 下一篇文章:电视信号的实时监测与数字化处理
  • 返回上一页】【打 印】【关闭窗口
    中查找“下一代网络设备核心单元——网络处理器应用研究”更多相关内容 5VAR论文频道
    中查找“下一代网络设备核心单元——网络处理器应用研究”更多相关内容 5VAR论文频道
    最新热点 最新推荐 相关新闻
  • ››嵌入式系统的通信规约管理平台设计...
  • ››一种基于七号信令的局间话单采集系...
  • ››对于变频器的制动技术分析
  • ››电子文件管理元数据宏观结构多维分...
  • ››浅论卫星电视接收机的常见故障的检...
  • ››信息时代网络用户信息检索焦虑的心...
  • ››论GIS在高校房产管理中的实际应用
  • ››关于电力通信发展战略的思考 金李莎...
  • ››2G、3G切换精细化优化分析思路探讨...
  • ››光纤自动化生产的需求与时机
  • ››下一代网络设备核心单元——网络处...
  •   文章-网友评论:(评论内容只代表网友观点,与本站立场无关!)
    关于本站 - 网站帮助 - 广告合作 - 下载声明 - 网站地图
    Copyright © 2006-2033 5Var.Com. All Rights Reserved .