首 页 用户登录 |  用户注册
|
|||
|
|||
| 按字母检索 | A | B | C | D | E | F | G | H | I | J | K | L | M | N | O | P | Q | R | S | T | U | V | W | X | Y | Z |
| 按声母检索 | A | B | C | D | E | F | G | H | J | K | L | M | N | O | P | Q | R | S | T | W | X | Y | Z | 数字 | 符号 |
|
|
 |
您的位置： 5VAR论文频道 → 论文中心 → 理工论文 → 电子通信 |
|
|||||
| 基于FPGA的机载合成孔径雷达数字信号处理机接口板卡的设计与实现 | |||||
收集整理：佚名 来源：本站整理 时间：2009-01-10 22:15:03 点击数：[]  |
|||||
|
ＯＭ提供，在ＰＣＩ９０５２加电后读取。ＥＥＰＲＯＭ必须采用支持连读功能的芯片，本设计中采用ＦａｉｒＣｈｉｌｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ公司的９３ＣＳ４６Ｎ。 ２．３ ＦＰＧＡ的配置设计 本设计为ＦＰＧＡ提供了两种配置方式：主动串行配置和被动串行配置。 主动串行配置由ＥＰＣ２向ＦＰＧＡ器件输入串行位流的配置数据。在该配置方式下，一直由ＦＰＧＡ控制着配置过程。在加电过程中，ＦＰＧＡ检测到ｎＣＯＮＦＩＧ由低到高的跳变时，就开始准备配置。ＦＰＧＡ将ＣＯＮＦ＿ＤＯＮＥ拉低，驱动ＥＰＣ２的ｎＣＳ为低，而ｎＳＴＡＴＵＳ引脚释放并由上拉电阻拉至高电平使能ＥＰＣ２。此后，ＥＰＣ２就用其内部振荡器的时钟将数据串行地从ＥＰＣ２ＤＡＴＡ输送到ＦＰＧＡＤＡＴＡ０。当配置完成后，ＦＰＧＡ释放ＣＯＮＦ＿ＤＯＮＥ，将ＥＰＣ２与系统隔离。 被动串行配置由编程硬件通过ＢｙｔｅＢｌａｓｔｅｒ配置。ＢｙｔｅＢｌａｓｔｅｒ产生一个由低到高的跳变送到ｎＣＯＮＦＩＧ引脚，然后由编程硬件将配置数据送到ＤＡＴＡ０引脚，该数据锁存至ＣＯＮＦ＿ＤＯＮＥ变为高电平为止。当ＣＯＮＦ＿ＤＯＮＥ变成高电平时，用ＤＣＬＫ的１０个周期初始化ＦＰＧＡ，器件的初始化由下载电缆自动执行。 为了两种配置方式共存，设计中用拨码开关将ＥＰＣ２与ＦＰＧＡ和ＢｙｔｅＢｌａｓｔｅｒ的下载电缆插座隔离。当用被动串行方式配置时，拨码开关断开，由上位机通过ＢｙｔｅＢｌａｓｔｅｒ下载电缆加载ＦＰＧＡ。当用主动串行方式配置时，拨码开关接通，由ＥＰＣ２加载ＦＰＧＡ。电路图如图２所示。 ２．４ 在线自检测功能 板卡设计时还应考虑便于日常调试维护及故障检测定位。板卡在硬件上针对各电源信号和关键的状态信号设计了信号灯，一旦发现有误，便可给出信号触发该电路板上的信号灯告警，定位系统故障。另外在电路设计时应留出测试孔，以增加电路的可测性。 ３ 系统的软件设计 系统上电后， ＰＣＩ上电复位，ＦＩＦＯ清零。上位机向相应寄存器写入初始值，完成寄存器设置。当系统启动信号有效时，接口板开始接收数据，进行数据打包和分发，直到上位机向接口板卡写停止命令为止。图３给出了系统工作流程图。 ３．１ 数据的打包和流向控制 雷达参数数据和原始回波数据的数据源是异步的，不能保证两者确切的对应关系，接口板卡利用对缓存原始回波数据ＦＩＦＯ和缓存雷达参数数据双口ＲＡＭ的读写控制，调整雷达参数数据和原始回波数据对应关系，将两种数据源按处理机要求的输入数据格式组成正确的数据帧。雷达参数数据和原始回波数据打包后的数据帧格式如下： Ｌｉｎｋ口的数据传输是在同步时钟线（ＬｘＣＬＫ）与应答线（ＬｘＡＣＫ）相互握手的情况下同步传输的。一个传输字为３２ｂｉｔ，Ｌｉｎｋ口以４ｂｉｔ为单位进行传输。在ＬｘＣＬＫ上升沿，发送端会发送一个新的４ｂｉｔ数据，在ＬｘＣＬＫ的下降沿，接收方锁存数据线上的数据。８个４ｂｉｔ数据发送完毕后，如果接收方准备好接收下一个字，则将ＬｘＡＣＫ置１。发送方在每次发送新字的第一个４ｂｉｔ时对ＬｘＡＣＫ采样，如果ＬｘＡＣＫ为０，表明接收方没有准备好，则发送方保持ＬｘＣＬＫ为高电平，且数据线上保持当前的４ｂｉｔ数据，直到接收方将ＬｘＡＣＫ置１，发送方才将 ＬｘＣＬＫ下拉，并继续发送新的数据。当发送方缓存为空时，表明没有数据需要发送，则ＬｘＣＬＫ保持为低电平。接口板利用ＶＨＤＬ语言实现了Ｌｉｎｋ口传输协议。下面给出了关键的程序片断： ｂｅｇｉｎ ｃａｓｅ ＰｒｅｓｅｎｔＳｔａｔｅ ｉｓ ｗｈｅｎ ＳｅｎｄＡＣＫ ＝＞ ｉｆ ＬｘＡＣＫ＝＇１＇ ａｎｄ ｅｍｐｔｙ＝＇０＇ ｔｈｅｎ ＮｅｘｔＳｔａｔｅ＜＝Ｓｅｎｄ ｅｌｓｅ ＮｅｘｔＳｔａｔｅ＜＝ＳｅｎｄＡＣＫ ｅｎｄ ｉｆ ｗｈｅｎ Ｓｅｎｄ ＝＞ ｉｆ ＮｉｂｌｅＣｏｕｎｔ／＝ ３ ｏｒ ＮｉｂｌｅＣｏｕｎｔ＝３ ａｎｄ ｅｍｐｔｙ＝＇０＇ａｎｄ ＬｘＡｃｋ＝＇１＇ ｔｈｅｎ ＮｅｘｔＳｔａｔｅ＜＝Ｓｅｎｄ ｅｌｓｅ ＮｅｘｔＳｔａｔｅ＜＝ＳｅｎｄＡＣＫ ｅｎｄ ｉｆ ｅｎｄ ｃａｓｅ ｅｎｄ ｐｒｏｃｅｓｓ ｃｈａｎｇｅｓｔａｔｅｍｏｄｅ 目前该接口板已经完成了电路设计、软件仿真和制板，并应用到某机载合成孔径雷达数字信号处理机中。接口板卡位于信号处理机的前端，通过ＣＰＣＩ机箱的前面板接口，采用一块ＰＭＣ子板实现。系统采用了图１所示的体系结构，锁存器选用ＴＩ公司的ＳＮ７４ＬＶＴ１６３７４，时钟驱动芯片选用ＩＤＴ公司的ＩＤＴ４９ＦＣＴ３８０５ＡＰＹ，ＦＩＦＯ选用ＩＤＴ公司的ＩＤＴ７２Ｖ３６１１０，ＰＣＩ接口芯片选用ＰＬＸ９０５２，ＦＰＧＡ选用Ａｌｔｅｒａ公司的ＥＰ１Ｋ１００ＦＣ２５６－１。经过实验室阶段和外厂试验，接口板都工作正常，达到了设计要求。 | |||||
| 提供人：佚名 | |
| 【返回上一页】【打 印】【关闭窗口】 | |
 中查找“基于FPGA的机载合成孔径雷达数字信号处理机接口板卡的设计与实现”更多相关内容
|
5VAR论文频道 |
 中查找“基于FPGA的机载合成孔径雷达数字信号处理机接口板卡的设计与实现”更多相关内容
|
5VAR论文频道 |
 文章-网友评论：（评论内容只代表网友观点，与本站立场无关！） |
| 关于本站 -
网站帮助 -
广告合作 -
下载声明 -
网站地图
Copyright © 2006-2033 5Var.Com. All Rights Reserved . |
小
大
